Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17746|回復: 10
打印 上一主題 下一主題

[問題求助] 請教設計OP的一些問題!!

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2010-6-8 01:04:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
各位賢拜:
8 Y3 m9 C2 K8 p) g" C' R          我是進入類比IC設計這領域的新手,不好意思問一些基礎的設計OP問題) R0 I! d# a: E2 k- d# ^
     我已看了關於Allen的書OP的設計。還是有一些設計瓶頸很難突破,讓自己不知如何下手開始設計!!0 Q  _$ D3 n, H/ W0 c
    關於Allen書上的例題,他都是先已經給予一些已知設計規格,所以從解答照著步驟看下來很順。但是當我們自己拿起電路要設計起two-stage op時,卻因為沒有已知規格 如:SR,ICMR等。所以書上它所帶入的一些公式,卻卡住。- T+ j: ]" S9 {' a
    如果以小弟所附上的two-stage電路圖為例子(Vthn=0.6V ,Vthp=-0.8V),請問一下問題。1 T& l* u+ p8 C
問題1:想請問ICMR(也就是Vinmax,Vinmin)要怎麼決定出??
6 d3 E# R3 p. J1 G& w, u      我的想法是這樣,不知道是對或錯?, Q8 y+ W' v$ R! g* @. M( u  |7 T5 m
     (1)Vin-(VDD-VSD5(sat))<Vtp 與(2)VIN-(VSS+VGS3)>Vtp來決定出。
$ `1 p* a- D8 \, l" l- A            但目前問題卡住的地方就是如何知道 VSD(sat)與VGS3的值是多少??: V$ e9 i% B+ Q4 M( r
         我目前是想說VGS3>0.7所以VGS3取0.8V,而VSD5(sat)=<VSG5+Vthp而VGS5<Vthp,所以VGS5取-0.9V,6 k" e, c# M- K
         所以就是VSD5(S)=<0.9-0.8,所以VSD5(sat)取0.1V,不知道這樣對不對????
- r$ m; j2 s: F      (2)Vout的範圍是要如何決定出???
7 h3 I5 o' D0 ^1 h    (3)書中有到一句話,我看的不是很懂,即"如果不知道扭轉速率(SR)的大小,我們可以根據穩定時間(Settling Time)來決定SR的值,這個值大約為穩定時間的十倍快,  並假設輸出扭轉為供應的一半"??1 ?; A. ^9 n, i9 h! ~1 V) v
    意思是說1.Settling Time=1us,則SR=0.1us嗎??(SR單位不是V/us) 感覺怪怪的。
0 D2 C' j' M  O$ W                2."輸出扭轉為供應的一半"這指的是什麼意思??

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏1 分享分享 頂15 踩 分享分享
2#
發表於 2010-6-11 00:34:51 | 只看該作者
我也是初學者+ N7 p0 k( {4 d6 b8 a

8 p) {9 a/ z1 p+ o4 J我說說我的看法
* _+ Q- K* K, Q& {! k2 V! i* R# _% a  D7 \
(1)我也是這樣算的所以沒錯吧。VSD(sat)就是Simth講的Overdrive-Voltage- |6 l4 P3 |7 f7 t

; L: ^9 N0 P) }4 P這個值一般是0.1~0.3都有,值越小增益越容易做高,當然,會跟頻寬互相限制。/ C. A( F- N# a# g5 Q
) t* o) r- c7 w( ~1 Y. J8 P
而且每顆電晶體依照它需要貢獻給電路的特性不同,它的Overdrive也會不同。3 h4 @3 Y$ X4 v9 ?$ x; n6 H: [
) q# B0 h" S1 y" {% m  {$ w
(2)以Two-stage來講的話,我都會把Vout的DC電壓盡量設計成0V,減少System-Offset。
; G4 `# T3 u; a! y
0 u5 `; x: w6 a3 _而且因為大的VDS會拉高ro,所以增益也會拉高。, J  R5 T& J6 E  `8 {, M
. F1 m# s0 \: g; G/ t6 N4 E0 e: S
Vout範圍的話我都是抓VDD-VSD6(sat)<=Vout<=VSS+VDS7(sat),但實際模擬會超過這個值。
( [4 b  a0 P+ l8 t
  y- r5 `% p5 p(3) 1. 十倍快應該是Settling Time=1us,則SR=10V/us
; ], _7 p& ~8 v! X9 ^' D" G0 X' T9 ]/ D% l# b  S
     2. 這個意思應該是說,輸出電壓的擺幅是供應電壓的一半。比如說,VDD=2V、VSS=-2V,! e0 Q1 i# W7 N7 L. e( J9 e
            那Vout的swing就是-1V~+1V,其實就是說你加入的Step的Swing是-1V~+1V。(我想啦~)/ b1 S1 L6 _& W3 e, Z

( X/ n! s1 z8 a1 V$ g, l0 G以上,如有謬誤請不吝指教
3#
發表於 2010-6-18 03:10:51 | 只看該作者
關於第二點的部分,Vout的範圍如樓上大大說的一樣,可以手算或lis裡面看~2 ^! y! Q3 o/ w: ~+ |. v- o. S% x
不過也有模擬的方法,就allen裡面的將OP接10R電阻負迴授,R電阻兩端接OP附端及VDD/2,
" Y+ ?& \0 E% M0 ^8 u7 b4 g/ Q. qOP正端swing從0跑到VDD模擬~+ b- G  K9 c+ i% |# z% D
也可以知道Vout的範圍~" v  i! E5 G* w8 `' s1 m
. w9 u( Z8 ^- x$ ~) Q
個人心得:跑過認為Vout的範圍應該主要確定OP每個Vout電壓都能要sat就好了
4#
發表於 2010-6-29 21:07:28 | 只看該作者
OP的Vout是受回授應用決定.那算是交流特性,不是偏壓直流特性  u! y5 X+ h3 s0 g
偏壓直流特性要把回授打斷,單純去看Vout的DC偏壓,一般而言,
0 _" w' E4 w9 j' b) l* {3 SVot若是PMOS與NMOS都是集級對集級的設計
: A+ Y+ y# {2 K8 GDC偏點不是0V就是VDD,如果有一端是源級,才會有固定的偏壓點
5#
發表於 2010-7-7 18:14:52 | 只看該作者
補充一點, 二樓講的V overdrive 跟 Vdsat其實是兩回事
( C% {8 d1 P. d3 @* |! ~V overdrive 單純指 Vgs超過Vth多少, 是在講gate oxide下會有多strong inversion% P' k6 f4 p0 q# L* P0 _; s
而Vdsat是指 Vds最小多少會保持在saturation region, 可以簡單看成pinch-off的點
5 U7 C, @( g7 i; D! s0 R至於教科書上為什麼常會把這兩個詞通用, 是因為所使用的MOS model緣故/ H1 D: x% o( ?9 ^) ]) m; j& T6 B. Z
把書上liner跟 saturation region的 Id取等號(boundary condition), 會得到Vdsat=Vgs-Vth
8 q6 n& M  C# k9 j3 \但事實上這兩個詞是指兩件不同的事! 從字面看也知道不同, 其背後的含義要花點時間才解釋得完....+ R, ^5 g& A8 Y1 Q
以前在國外上課教授會特別強調這一點, 這我大學時也沒注意到~~
' x0 G  g9 R5 X% q( W# ]如果你run hspice, 開.lis出來看, 會發現 Vod跟Vdsat值是不同的!
6#
發表於 2010-7-7 20:05:16 | 只看該作者
再回答一下1 2 點, 第3點我覺得是中譯本的問題, 等晚點有翻到原文之後再答9 T6 @& h0 I& y% ^; E, g
1) ICMR是以保持在saturation region為考量定義出來的, 所以會有你列的那兩個式子, 就式子而言它取的是max/min, 所以Vgs3帶min值=Vthn, Vdsat(m5)就要看你的設計, 建議用模擬才準, 純分析就用0.1~0.3吧!! 這個值要設計在多少又是個大哉問, 會影響到你current matching的好壞! 另外當Vds5<vdsat(m5)時, m5輸出電流會變小(進入linear), 這時你OP的特性會改變, 因為gm變了! 所以才會希望input不要超過vinmax, 你要超過不是不行, 但至少要保證M1 能on起來~ 同理以這架構而言Vinmin實際上是最負的supply電壓, 但那時P input 可能會進到linear(看你怎麼設計input級), 又會跟你假設的saturation條件出現差異....* g7 N. N7 c$ c3 e$ @% [

2 W4 R) k# Y) `) L! n& T  M1 X$ q2) Vout範圍如何決定? 還是看應用需求, 最直接的考量是輸出波型會不會失真~ 二樓說的那個各減一個Vdsat是指output swing最大在這個範圍內不會失真(但實際上swing越接近兩個boundary,特性還是會跟在中點時有差異...), 模擬的確可以看到比這個範圍大, 意思是你輸出級的MOS壓進linear region而已~
7 O7 h! k/ O+ _
/ b6 P9 M( Y) m. v0 H% ~* [" j你的問題每個人都經歷過, 書上教的是分析, 電路已經在那裡了, 他只是告訴你為什麼這麼做7 h: f' W, k& f6 g7 Q
所以我們學到的是電路分析, 不是設計!; U! W) C" C6 W
設計剛好是反過來, 你要先知道需求是什麼, 再做出符合需求的電路, 是你要告訴別人為什麼~8 A: v$ ?- E' o' P) T. O5 c
至於每個參數要訂多少決定於你的應用, 那些數字都是有原因的!
; G' n; U5 _6 k; l實作上完全是做tradeoff的藝術, 只要你可接受就堪用!!
( ^( z; g, D! G最好的狀況當然是操作在ideal case, 但進入linear有沒有關係? 看對整個系統影響多大決定!
) _1 S+ U1 A. E$ S+ a: n若是以練功為出發點, 還是建議先follow書上的, 搞懂每個變化造成的影響, 再來想堪用不堪用的事~

評分

參與人數 1Chipcoin +3 收起 理由
poseidonpid + 3 Good answer! 優質答案!

查看全部評分

7#
發表於 2011-7-12 12:22:51 | 只看該作者
非常感謝大大的分享' t2 B% Z% d/ ?* m
增進知識
4 i: C$ E  Y/ m5 _' u0 C$ J感謝大大喔
( ~; E. d! B& Z造就大家喔
8#
發表於 2011-7-27 16:53:35 | 只看該作者
在舊製程即長通道(.5以上)的Vdsat大約會等於Vov
% F6 a. u4 ^- n9 i* U6 M  @但在新製程下此近似的差距會越來越大8 O0 U5 Z+ ?8 V' g9 C! Q6 F

8 y, e* y2 q$ K2 l2 i; e4 Dvdsat會略小於Vov
9#
發表於 2011-9-16 10:51:13 | 只看該作者
看chip123長知識 感謝分享
10#
發表於 2022-10-12 19:55:12 | 只看該作者
謝謝各位大大無私的分享,感恩
11#
發表於 2022-11-4 15:31:55 | 只看該作者
推一下jackrabbit大大太強大了
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:19 AM , Processed in 0.191011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表