|
|
12bit 54Mhz pipeline adc; |* L' E" r+ r) L) N
11個STAGE
( q& t# g/ G+ n- Z; m7 N0 J.18 3.3V
0 d# h+ a T. Z, @# [# h3 R3 L% D; F; C
vin= + - 0.8v
2 n9 j# m w* h( D: z* G6 A2 A
2 x% Z; z8 N' Y% M5 q3 _1LSB= 1.6 / 2^11, |, G, W% Z3 P; D
0.5LSB=0.39mv
$ ?! I' w2 I5 @, f我使用fully的op ，cmfb的電路是電容架構不連續式的電路 ， 而 mdac是用s/h的方式
( S. Y4 Y; \4 E( C2 {5 r模擬 tt corner可以把單級DNL誤差小於0.5，而整級的誤差也在 1LSB以內沒有掉CODE的現象$ C8 h! s* K) [
可是在FF及SS就會發生很嚴重的誤差2 ^4 i$ y" }: y; u
想請問各為有沒有什麼方式可以縮小DNL的誤差- w% n) H% A# A# a- |# z9 M# D
, R0 N3 C" P0 j. Q. L( |, h1 ^
我有去確認 OP的電流夠大也夠快+ }* c% k% R9 f0 C; {( n
開關的方式是用 TG當開關0 F+ ~- i! z7 V+ p4 T/ Y% p' a g* C
我微調的方法是調電容的大小以及開關的的W
: u& G3 [2 T" n但好像都沒有很明顯的降低DNL. `: D( d# Z. u& U
且感覺並不是一直去調OP的輸出電流就能改善DNL
; f& O9 A1 v5 E! D8 S7 [也無法由調大 C的大小來減小DNL1 k4 S7 o+ K. R4 O
似乎並沒有一定的調大C或把C調小就能明顯的改善DNL
- {' K: i( I$ m8 g8 i不知道這一方面該怎麼去解決 |
|
IP卡
狗仔卡
發表於 2008-8-22 17:38:21
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡