|
這是CIC在寒暑假給學生上課的講義
" T# R; R! r6 ]4 M0 l) G3 D9 a參考了 modelsim document還有一些VHDL的相關書籍 整理出來的# i7 Z" F& s0 Y: f# z3 N; j6 C+ r$ t
共有172頁 2004年7月由CIC工程師陳獻文製作, ~4 u5 a+ l: `8 W S
2 R" ~/ C* E; Y* F9 k+ q它的Outline如下:6 o; e4 c5 L4 ~& p( l k
, _. t" y8 A. m r/ I! NIntroduction
% Q' \$ S- K% L# j) FCIC Design Flow
% {9 c+ c+ v M+ } pVHDL Fundamantals* l& _5 j* k% ~: `
VHDL Syntax- v ]7 o/ B4 e! r# n
Modeling Logic Circuits
) l7 [# s: F0 V4 c& GTestbench' U' m. R8 O5 m, r
Gate-Level Simulation
( p1 D2 n% h6 h/ d, K8 P9 j" H4 r* `0 L: c
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|