跑spice時，Minimum time step too small

chris1020

想請問一下
' [; F- q/ i4 V6 d我是新手，第一次畫layout
* z5 i. I( m# o" G3 ~, U8 j& q& Q所畫的元件都是上課給的，如(and or xor …)
3 f& f5 l# r* B當我畫完4 bit 加法器，要跑 posim時
出現Minimum time step too small，但是我的同學確沒有(我們spice 內容一樣)
spice內容
Input1  A1  pulse(0v  3v  0n  0.01u  0.01u  1u  2u )
Input2  B1  pulse(0v  3v  0n  0.01u  0.01u  2u  4u )
Input3  IN  pulse(0v  3v  0n  0.01u  0.01u  4u  8u )
; _! E; O; B; T: S- }# Z% FInput4  A2  pulse(0v  3v  0n  0.01u  0.01u  8u  16u )
4 U3 \8 @9 ^* u, ^Input5  B2  pulse(0v  3v  0n  0.01u  0.01u  16u  32u )
Input6  A3  pulse(0v  3v  0n  0.01u  0.01u  32u  64u )
6 d" L5 J! ^& v5 d9 G" I0 W0 o+ {4 t7 c9 hInput7  B3  pulse(0v  3v  0n  0.01u  0.01u  64u  128u )
Input8  A4  pulse(0v  3v  0n  0.01u  0.01u  128u  256u )
. S1 Z; m( z( D& S3 cInput9  B4  pulse(0v  3v  0n  0.01u  0.01u  256u  512u )
6 j6 u$ t* `, G7 D1 C' h.tran 0.01u  512u

& n6 `: y. W$ k4 ~& ]9 ^, F這個問題是不是跟設計排法有關，
8 T+ S8 r) B% x& ^; V還是另有其他??

[ 本帖最後由 chris1020 於 2008-1-12 09:14 PM 編輯 ]

yhchang

因為 Layout怎麼畫  與SPICE會不會收斂是無關的
加上你們 SPICE 模擬的command file又一樣  
; J6 r8 n2 a% k(代表與你們有沒有設 初始條件以及收歛的option也無關)
所以我覺得應該是 你們兩個人的加法器的擺法不同(功能一樣)或者是每個MOS使用的W/L不同
才會造成  Run simulator的時候  你的電路不會收斂

chris1020

原來如此!
, @9 e! K3 |$ _" i' i/ |* N. ~) }學到一些經驗了
& E- c9 C- V1 K1 d; Y謝謝囉

Shouwei

敝人猜測，是您所tran 的 0.01太少所導致
) ?8 A+ Q5 k# M0 Y! Q' Q; ~' T4 [不過您也說您同學沒有問題，這個就有待再仔細校對
1 W, q1 F  k0 x1 I8 H1 d* A不過以您的週期來說
每隔0.01 tran一次，似乎有點過短
: E) }# U- m) e2 [9 K+ R另外，您最大的週期是512uS
/ o0 M' o- W4 G4 X6 h而您也剛好只tran到512
, ~- J: K+ u( H- Q2 m敝人建議是再tran多出「至少」一倍，這樣除了能驗證function之外
) y7 v1 b1 k9 ]1 i+ {: y1 d4 G也能真的測試出其功耗等<<<敝人覺得的。
(一般做測試，是以16個半cycle來驗證會較為準確)
另外您所設定的上升以及下降時間
需要根據您所給的週期來做改變，不能所有的都用0.01唷
這樣在不同週期下，所產生出來的上升、下降時間都一樣的話，不符其週期，也會導致模擬出來的結果，有些許的錯誤
, |. g4 V+ H9 ~6 ^另外，一般是以，上升+下降為輸入週期的10%做為依據，給您參考一下
" U9 ]( k( {- i3 A# h( d8 S, h0 ^7 _如果能將輸入訊號參數化的話，對於以後模擬會有蠻大的幫助
以上，給您參考一下。
另外，敝人有點好奇的是您所灌入的pattern，這樣灌主要目的是？
能測到所有的worst case 還是？
對了，週
期前面那個數值是指半週期的寬度沒錯，但是您還是得再減到上升時間，這樣才是正確的唷~