Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 5955|回復: 5
打印 上一主題 下一主題

[問題求助] 一个关于SAR ADC 原理的问题

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-4-8 19:46:29 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
如图中所示,电容Cp的上极板连接到比较器的正极inp,在ADC采样阶段(φ有效),比较器正端inp(电容Cp的上极板)接到虚地端com,在ADC转换阶段(φ无效,开关断开),比较器的正端的电压靠电容Cp上的电荷维持。) h* z# X7 u5 r) K; n0 `' j
现在的问题是Cp的作用是什么?为什么不把inp端直接接到com端维持虚地?这样还能省不少面积呢(Cp的电容很大的)。- c' |' j2 B! k5 O3 ]' G
请高手们指教。

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2009-4-9 09:08:49 | 只看該作者
没有人回答?( ?/ o3 r$ Q: X
斑竹救命啊!
3#
發表於 2009-4-16 13:45:12 | 只看該作者
首先,根據你提供的圖片,此為single-ended input架構。確實如你所述,當ADC進入comparison mode時(φ无效),比较器的正端的电压靠电容Cp上的电荷维持一個跨壓(delta voltage)為”com”。此效果跟直接用DC couple方式把inp端與com端相將是一樣的功能。2 e% y( \# m- M' }9 Q

* _$ s  W# O) Q( f3 x; \6 ^4 g然而,無論有沒有透過swith將inp與com相連,”Cp”是一定會存在的,因為通常Cp所指的是寄生電容(parasitic capacitor),此電容是由比較器電路的輸入端電晶體所貢獻。
( R* F% v* x/ x# B7 k. A3 u
4 @. Z- ?1 z- k1 h. ]! I9 q同理,故理論上,inn應該也要有相同的一個Cp電容。但在inn上面的Cp電容,就是一個非常重要的考量,因為根據電荷守衡,inn端從sampling mode至comparison mode的過程,inn端將有部份的電荷會由Cp貢獻,故inn端於comparison mode(即floating)下,假設電壓為Vx,Vx將受Cp影響而稍微比理論值(不考慮Cp情況)低。
, L% j$ Q$ C- y( `$ ^: s; E$ l; A4 c7 O  Q  U7 `" S
而且,比較器的雙端輸入(inp與inn),若用MOS實現,此input differential pair會受到process mismatch的影響,導致兩個MOS彼此的threshold voltage會有誤差。故比較器的”雙端輸入的差”將會有一個offset voltage產生,若希望將此offset voltage降低,就必須將differential pair的size增大,同時Cp亦隨之增大,這將使得inn端於floating時,其Vx將比理論值下降更多。7 a& Q! A. {& P% Q4 h& k
為了解決上述問題,讓comparator的input differential pair尺寸可以維持夠小,以降低Cp。那就必須額外搭配input offset storage或output offset storage技術,來消除input differential pair所造成的offset voltage。
4#
發表於 2009-4-18 10:53:30 | 只看該作者

回復 1# 的帖子

严格意义上讲这里的SAR input也是differential  input, 只不过正端的signal一直是0., B& }3 u, \* i0 v7 o
这样就好理解了,Cp是P端的采样电容,只不过采的一直是0,采完样一样进入comparision stage, 撤掉Vcom.3 a4 x. R8 d6 z% F2 l* f
所以Cp最好和N端的Cs一样大。4 \8 ?/ o5 U" c- f7 K& t1 Z: O0 R
! U$ Q, H0 k3 E/ L
[ 本帖最後由 numberto 於 2009-4-18 10:56 AM 編輯 ]
5#
發表於 2009-4-20 10:41:01 | 只看該作者

回復 3# 的帖子

補充:: H- [: W) p4 h
在此所指的input表示對SA-ADC之輸入信號而言,即differential input表示類比輸入信號為Vdata與Vdata_bar;single-ended input表示僅Vdata。" }: S2 z3 |1 H4 r7 D/ [9 ?
若ADC為high resolution (ENOB>10bits)皆採用differential input方式,一方面可將偶數次項諧波消除(假設無offset voltage),另一方面亦可消除vdata與vcdata_bar的common mode noise的影響。) |! U* U- |, A9 I
雖然,承如numbertro所言comparator的輸入是differential input,當inp與inn端若有common mode noise coupling時,可以相互抵銷。但對ADC而言,所需最重要的類比信號來源Vdata(被用來quantification成數位信號),於signal path若上受到任何形式noise coupling干擾時,於comparator的輸入端(inp-inn),其雜訊並沒有辦法被抵銷。
6#
發表於 2009-4-20 11:08:57 | 只看該作者

回復 5# 的帖子

再補充:
# b. ]6 c( h/ z$ o3 o. I9 o- N跟據本文的電路圖,SA-ADC在不更改成differential input的情況下,inp端是選擇:+ L5 b0 P' M+ Z, F) \/ [: s% h
1)需要有經由φ來控制的switch
& C% O3 N" v. e* M. G5 J9 P* _2)將switch拿掉將com直接連接至inp
6 Y% ~, y  `8 f/ w, e( p個人將選擇2)方法實現,原因在於switch的on resistor將是產生thermal noise(white noise)的來源,Cp(假設承如numberto所言為P端的取樣電容)與on resistor將決定出此thermal noise的頻寬,因為由φ來控制的switch與Cp將產生sampling的行為,故由Cp與on resistor所決定出的頻寬下的thermal noise,根據sampling theory將全部(因noise的面積不變)被aliasing至in-band(假設φ的取樣頻率為fs,則in-band為fs/2)。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 08:28 AM , Processed in 0.121515 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表