Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 9092|回復: 18
打印 上一主題 下一主題

[問題求助] 请问这类型的bandgap需要加start up 电路吗

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-3-31 10:08:30 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
 樓主| 發表於 2009-3-31 10:15:21 | 只看該作者
OP的bias是通过自偏置电流源得来的,不需依靠bandgap支路。我现在比较疑惑的是,如果这个bg电路存在0电流解,那么对于OP而言,应该是VIP=VIN=0,VOUT=VDD, 但是对于这个OP而言,似乎不会出现这种情形。所以,请教各位大大,这个bg电路究竟需不需要start up 电路呢?8 F( n# K- C1 u7 I: j2 ]
另外,我有加过比较慢的ramp  VDD电压来仿真,发现有没有start up电路,VBG都上升得一样快,最终都能达到所要的解。
: a/ [. u5 ^/ w! L$ M0 o4 A  `" V1 y1 [
[ 本帖最後由 janet_jiang 於 2009-3-31 10:51 AM 編輯 ]
3#
發表於 2009-4-1 11:12:00 | 只看該作者
當然需要了,你說的狀態有可能出現的,因為運放已經不在工作了,輸出的電壓是浮空的,跟輸入的電壓沒有關系的
4#
 樓主| 發表於 2009-4-1 11:19:12 | 只看該作者
谢谢renzhq1 M# Y9 Q. E6 t: }
可是我的运放是PMOS输入,input为0时还是能够工作的。并且按照我的设计,输入端为零时,输出的电压在VDD/2左右。
5#
發表於 2009-4-1 23:11:29 | 只看該作者
勸你還是老實一點加上start up電路,你要嘛加在bandgap電路,要嘛加在Bias電路上
: t! e" g9 Q2 o- q沒有start up電路,IC做出來你很難保證VBIAS_P可以進入正常工作電壓
4 H) X$ u) @5 u7 P9 u& @
8 o! |  O$ H4 R1 L最棒的是,模擬還不見得看得出來
6#
發表於 2009-4-2 12:25:05 | 只看該作者
有第二态出现,要加的!
7#
發表於 2009-4-2 20:22:59 | 只看該作者
原帖由 janet_jiang 於 2009-4-1 11:19 AM 發表
5 A+ o) B' z# w- L, \: y9 k# X9 S谢谢renzhq. v2 t/ M, v/ V0 ?
可是我的运放是PMOS输入,input为0时还是能够工作的。并且按照我的设计,输入端为零时,输出的电压 ...

8 c; p! R; c; K1 z! q你只是考慮運放的輸入了,運放的偏置如果沒有工作呢?運放還是不工作的,你可以在仿真的時候設置一下初始電壓,會有奇異點的
8#
 樓主| 發表於 2009-4-3 16:29:47 | 只看該作者
呵呵,谢谢各位的耐心解答( z7 I. u. @$ G' Y
还有一个问题,有没有办法在仿真的时候模拟出零电流状态,如果可以,各位是怎么设置的呢?
9#
發表於 2009-4-3 22:54:55 | 只看該作者
你这个电路我有simu过,可以看到不加startup电路会有两个兼并点出现,你可以尝试断开op输出与pmos的gate的连接,在pmos的gate上加dc源,作dc扫描,观测op的输出与dc扫描的交点,就是电路可能出现的解。可以清楚的看到兼并点的出现。
10#
發表於 2009-4-4 01:17:43 | 只看該作者
原帖由 donlion 於 2009-4-3 10:54 PM 發表 0 [' z2 s7 o  d
你这个电路我有simu过,可以看到不加startup电路会有两个兼并点出现,你可以尝试断开op输出与pmos的gate的连接, ...

1 O' A- _2 u$ Q* r8 V+ C3 Z* ^  ^/ p这是一个好办法,又学了一招
11#
發表於 2009-4-15 13:14:25 | 只看該作者
1. Bandgap core 應該是不需要加上 start up 電路  只要是 negative feedback0 a( s, g/ p  R9 v
    Razavi 的書有寫, 要確定回路是 negative feedback.
1 @0 B0 O- E4 |7 t* ?2 j# l' X; P2 h4 G+ {  r
2. 但是一般 current mirror 組成的 constant-gm biasing, (上面是PMOS current mirror, 下面是 NMOS current mirror), 這是正回授, 會有二個解  所以你需要 start up 電路 到有電流的解.
2 C5 K( {4 ^  l$ [
0 T: G. v6 ?, |; r- r麻煩各位指教
12#
發表於 2009-4-20 10:34:45 | 只看該作者

m

需要 start up 電路 到有電流的解

評分

參與人數 1Chipcoin -4 收起 理由
sjhor -4 Copy reply! YOUR repley?

查看全部評分

13#
發表於 2009-5-8 15:06:23 | 只看該作者
我记得某本书上说过3 c0 @/ g5 v3 L" x! n7 f$ X' x
当OP的输入产生了负的offset的时候
- n4 p+ D' c% b上电时bg会有零电流的可能  [- V* l3 ?9 M# K" j1 K9 n* b6 |
于是在OP的某个输入端上加start-up电路3 u: X# V# x3 A. `$ [: J- T% G: L4 c
上电瞬间让OP给bg产生一个开启电流
& b; F- q4 N% d0 g) P& |7 v) W
14#
發表於 2009-5-11 10:58:51 | 只看該作者
當然需要,很多时候初始的状态都是有可能存在很诡异的简并点yizhi令电路死掉
15#
發表於 2009-5-13 21:51:25 | 只看該作者
It depend on the belows :
% B* S- ]: E* g4 C7 C, c* p  if vp=vn=0 , the op output is high , then a startup must be included
16#
發表於 2009-5-15 09:56:08 | 只看該作者
當然需要了,你說的狀態有可能出現的,因為運放已經不在工作了,輸出的電壓是浮空的,跟輸入的電壓沒有關系的
17#
發表於 2009-5-15 13:24:04 | 只看該作者

回復 9# 的帖子

这个方法不错,学习到了,太有帮助了,不断学习中.........~~~~
18#
發表於 2012-4-10 14:05:36 | 只看該作者
dc掃瞄!都忘了有這個東西了!
5 q) U+ K& l+ E+ H- u. m感謝大大的提醒!' m: P& T. v; X& L
現在也在做這方面的東西!
& |' A( ~6 ]) \7 ]0 b來吸收一些知識!
19#
發表於 2012-4-13 19:41:43 | 只看該作者
应该加,仿真和实际是不一样的……
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-13 03:55 AM , Processed in 0.134008 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表