|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:" s7 t& ~4 V, q& ?* [" G
5 c! m5 z4 t! \& b
如果你想做的是 RTL/testbench writig.3 |3 ?; c9 ^( B9 u( B- W7 M. Z, j. c+ N
底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:* K$ A3 }9 s/ I" N
"A SystemC Primer," by J. Bhasker2 F& e, n) H3 _( `! Y
; O: W# r# p% A3 ]) `% ]如果你想做的是 modeling/TLM.' ]( X9 ^! r1 `3 S4 x: C
這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:
7 a* K( u% V$ E }"SystemC: From The Ground Up," by David C. Black and Jack Donovan1 i$ a7 S* I+ W2 @
"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
0 s; F% r0 L% ?) M) x/ X4 v6 c6 c& _- Y7 K9 Z
一般 research.& m% Y( w4 U, ?8 t: c& R
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:1 e& B. c( U, J( ~/ n9 z
"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf
, A+ K9 @7 {5 ?"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia, L7 `0 J r9 K7 s' f5 m; h
+ L9 _3 C" Q* S+ w6 T9 {6 C, R* g8 TSystemC 相關的 spec.
$ P& f; r# O8 s3 N' B& |: r9 E如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :
" {2 h! c" s& b# {IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)' P3 \8 @# Y2 k/ Y) w" y) s0 z( o, T
OSCI TLM-2.0 USER MANUAL
; \/ l" @* _7 L- d9 lSystemC Verification Library (SCV)
5 e U! }" U5 Z, P0 h& f8 j" L上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|