Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 22374|回復: 20
打印 上一主題 下一主題

[問題求助] constant gm biasing circuit 問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-4-8 13:36:03 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想請問一下為什麼M2都會設計成比M1 size大幾倍,但是positive feedback loop gain 不是等於) w3 [  N; i0 g8 g; {
gm2/[(1+gm2*R)*gm1] 嗎? 即使M2沒有比M1大,由loop gain公式看起來loop gain也是小於1,
( o$ J8 e! Z2 m: F不清楚M2設計成比M1大的原因是什麼? 還是我loop gain公式推導錯了?
" C5 e: @( i4 p/ D6 g" N# p謝謝!

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x

評分

參與人數 1Chipcoin +2 收起 理由
monkeybad + 2 Good question!

查看全部評分

分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
 樓主| 發表於 2008-4-8 14:24:10 | 只看該作者
我知道做大一點是因為要gm1=1/R 那他還跟loop gain 有關嗎? ( _& R1 v3 e. J( R
因為Martin 250頁有提到,為了讓loop gain < 1 ,所以 (W2/l2)>(W1/l1)
3#
發表於 2008-4-8 22:24:03 | 只看該作者
loop gain 大略估算應該是(gm3/gm1)*(gm2/gm4)3 I* H! ^. X1 C6 B
當你要的gm1=1/R時,(W/L)2>(W/L)1% ~  j; F/ K' e# }: {
即loop gain>1且正回授下,對DC訊號而言會M4 Drain 會latch到VDD使得電路電流=0,
' H9 b- t  A- C5 F+ U所以電路會有2個stable點,一各是我們要的DC點,一各會使電流為0,所以start up current is need,這是我們老師說的...
, p1 _0 g& L" {) r1 `$ z我想Martin可能要表達也是依樣的觀念吧,只是寫的不是很好哩!!5 l9 I3 W# i* C2 E# D0 A) {7 |: y
大家參考看看哩...

評分

參與人數 1Chipcoin +2 收起 理由
monkeybad + 2 交流分享心得!

查看全部評分

4#
發表於 2008-4-8 23:17:24 | 只看該作者
不好意思~~修正一下..上面寫的loop gain是一開始電流很小時不考慮R時,所以會發生latch使的電流為=0+ E: X* m; R' o/ `5 K1 O
當脫離latch 點時,大略事Loop gain=(gm2/gm4)/(1+gn2R)*(gm3/gm1) gm1=gm3
) ^) o) O, @9 t所以當脫離Latch點時是 loop gain <1的穩定點...我想作者是想表達這樣的想法吧..6 n" b$ C0 m" I  D3 }+ [% ?
thanks!!
5#
發表於 2008-4-9 12:00:40 | 只看該作者
目的是使M1M2過驅動電壓有一個差值,產生電流吧) [' D" k: l0 v0 g4 |* E
Iref = (2/k*R2)*( 1-1/√k) 2
6#
發表於 2008-4-9 12:56:09 | 只看該作者
原帖由 LAS.xs 於 2008-4-9 12:00 PM 發表
& W; Z; I* E: S3 h' a- {目的是使M1M2過驅動電壓有一個差值,產生電流吧
; `7 _* {$ }# r4 Z* Y( ?! u5 N/ zIref = (2/k*R2)*( 1-1/√k) 2

$ H" a7 F/ k- @8 g& P% V  S# F( @, o" @+ a% n, e5 A

! J% W7 h- P" M. Q% N4 n. kBehzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"裡面(我忘了是第幾章),在講Bandgap reference circuit那個章節裡有這種電路架構的公式推導! K5 A# u0 z; S) M& a: P/ t
另外,書本裡頭有建議K取4是最佳值,因為√4=2是開根號後的整數值,若取3或者2或者5均會得到有小數的值,計算起來會比較麻煩

評分

參與人數 1Chipcoin +3 收起 理由
yhchang + 3 Good answer!

查看全部評分

7#
發表於 2008-4-9 15:59:15 | 只看該作者
我的理解是:在一阶近似的时候,稳态下M1和M2的电流应该一样大,但是M2的S端有一个resisitor,所以Vgs2<Vgs1。所以需要把M2做大一些。使得Im1 == Im2。
8#
發表於 2008-4-24 23:53:16 | 只看該作者
不好意思請問一下各位高手' f6 V) ?9 E! D
這個電路需要調到兩邊電流差不多相同,才有抗電壓變化的能力嗎?: u: K( D3 p: `
我目前使用0.18um的製程,但好像沒有辦法讓兩邊的電流差不多
, C# f% B+ W( N5 o" ^大概會有1~1.5uA的差距! v8 p, s, h: n
各個CORNER下也大約有1~2uA的差距
/ e. [$ s( b' M- |請問這樣是正常的嗎?
9#
發表於 2008-4-25 23:26:58 | 只看該作者
原帖由 sachiel 於 2008-4-24 11:53 PM 發表
$ e% k: k  K! e0 o0 y2 ]/ K不好意思請問一下各位高手
; g  b3 a* f% y# D+ A9 Q這個電路需要調到兩邊電流差不多相同,才有抗電壓變化的能力嗎?
8 _/ X/ j, }5 J; {; v- o* D6 |7 K我目前使用0.18um的製程,但好像沒有辦法讓兩邊的電流差不多
4 e$ J& T: S! L  v$ v大概會有1~1.5uA的差距
9 ^* y+ j! ]" i# r4 s; r" ~7 x各個CORNER下也大約有1~2uA的差距 ...

7 x2 k/ M4 S# c8 S. G
4 [3 h+ c  h6 |% T2 b, N5 s. S) N- W0 P2 n* q
正常
) q. I  f& B* O0 F  }但要留意一下工作電壓變化時,其電流是否有異常的變化2 e, ?: d# U- D5 \4 r  ]
如果有,MOS的size和電阻值要稍微再作調整

評分

參與人數 1Chipcoin +2 收起 理由
monkeybad + 2 多謝補充!

查看全部評分

10#
發表於 2008-5-1 06:09:05 | 只看該作者
M3跟M4的VDS在Supply sweep時一定不一樣,所以由CLM造成的IM3跟IM4一定不一樣,就會造成Iout與計算值有差距.不加電路解決只有在VDD=VGS1+VGS3時,IM3~=IM4
11#
發表於 2008-5-5 09:51:38 | 只看該作者
這個又如何分析呢?
; \. K4 Y5 h5 r( J9 A  p有多個環路,並且嵌套在一起,以哪個環路為主呢?

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
12#
發表於 2008-5-5 10:39:00 | 只看該作者
对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是为了使电路环路出现正反馈!!电路才能正常工作!!如果M2設計成比M1小,电路无法正常启动!!!!( j( a& o' }/ D% n
    当电路电流很大的时候,流过电阻的电流不能忽略!!要使电路稳定工作,需要的是环路负反馈!!!电阻在这个时候起作用!!!!" f7 a& ]/ t2 ?. z: v* I9 g0 Y$ B
& B* K3 y0 B# o& B$ k) W: S' H1 t
在启动到正常工作,电路稳定,是正反馈为主,负反馈为辅-----负反馈为主,正反馈为辅的过程!!!!
13#
發表於 2008-5-5 10:42:42 | 只看該作者
对于第二个图可以这样理解,它是从电路结构转变过来的.是自偏置电路的演变!!!,T1工作在亚阈值区,电流大小为VGS(T1)/R,在这个电路要正常工作还需要启动电路!!!!
14#
發表於 2008-5-5 10:48:10 | 只看該作者
其实这个电路只有一个环路,你可以从别的角度分析,输出提供�定的电流,作为点电流源,理论要求输出的电阻要无穷大,实际不可能,主要方法就是让输出的电阻越大越好,从这个角度看,输出端的电阻就是R*GM(T1)*RO1*GM(T2)*R02.输出电阻很大,达到�流的基本要求!!!
15#
發表於 2008-5-5 10:50:13 | 只看該作者
在分析偏置和基准的时候其实结构原理不是很多,主要是结构演变,提供更好的性能,满足电路系统的要求!!!!!!!多看书有很多的好处!!!多看多想!!
16#
發表於 2008-5-5 13:42:21 | 只看該作者
原帖由 wxw622486 於 2008-5-5 10:39 AM 發表
' S8 v& W( @1 }1 m4 }0 Y6 _# B对于第一个图,可以这样一来理解:在电路启动过程中,电流是由小变大,电路中电阻的电流很小,可以忽略!!M2設計成比M1大是& ...

) ~% E3 B# r; {$ A6 C0 `% q% ^$ j7 Z( s+ B
第一個圖一直都是正回饋吧,沒有出現負反饋。只是增益小於一,所以穩定。
17#
發表於 2008-5-5 16:48:49 | 只看該作者
This is a bootstrap reference circuit.
( D8 K  q- \; A! {' qMaybe you can see the improved Wilson circuit and bootstrap circuit of the Alden's book.
18#
發表於 2008-5-5 17:24:06 | 只看該作者

回復 6# 的帖子

幫樓主補充一下,是在Behzad Razavi所著的一本"Design of Analog CMOS Integratd Circuits"的
, O6 s; w5 E3 f. B第11章Bandgap reference circuit一開始,敘述與電源無關的獨立電流源。
19#
發表於 2008-5-11 13:29:51 | 只看該作者

回復 12# 的帖子

the first circuit ,why you think current is small, resistor can be omited.
" M7 }3 L5 p7 |, [. P. [i think the first circuit needs startup circuit.
20#
發表於 2008-5-19 17:17:57 | 只看該作者
第一個電路當然需要start up circuit,不然電路會Latch 住阿..就會電流=0阿!!!!
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 06:54 AM , Processed in 0.177010 second(s), 21 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表