有關於op組成之bandgap的line regulation問題

x8340082x

我是使用下圖這種架構組成bandgap

+ Z% |# a, m6 `0 d- R/ d( }; f9 O+ \下面這張圖是我跑出來的結果

, r( u7 S4 t8 }% T我的問題是有關於vdd vs vref的掃瞄在1v附近會有overshoot的情況
6 y, Z- A0 C, l5 k3 j- y想請教各位前輩這種問題該怎麼解決 , 這問題卡了我很久
- ~3 r" _/ S+ T6 p; e  e; G在架構圖上M3,M4的Drain電壓約在0.75V
" E$ c) [2 I' e6 F& r0 p5 }; WOP輸出電壓約0.98V
OP兩端的輸入電壓約0.1V
* c, B9 C$ M: x  [7 M3 e: L煩請指教!謝謝

jackrabbit

這個圖的意思是, 你的電路至少要到Vdd=1.3V才會正常工作!!
你可以試跑一個transient, Vdd慢慢從 0V ramp起來, 看爬到幾伏時Vref 開始settle
& |, H5 U  O) }  U$ @( _4 o事實上從你提供的資料, 假設OP out要工作在0.98
1 Z% J; q! A: e  ^- Z( p/ Q+ c那至少要再加一個Vth才能讓上面那排PMOS mirror turn on, 以此可推算你所需的Vdd!
2 C% D1 h+ @9 A" pgood luck!

x8340082x

再請教一個問題 , 我想試著調整opamp的輸出電壓卻一直降不下來
5 M; _3 N0 X$ }目前opamp結合上bandgap電路 , 也就是M3~M5的閘極電壓都維持在1v
想請教各位前輩有甚麼方法能把電壓拉下來?謝謝!!

x8340082x

小弟利用調整M3~M5的寬長比去改變Opamp的輸出端電壓
目前的狀態是M3 和M4的Drain Voltage是0.76V , Opamp輸出端電壓為0.78V
Vdd對上Vref的特性曲線圖還是呈現如同我模擬跑出來的結果 , 照理來說應該是在
1.1~1.2V就會啟動電流鏡 , 但是卻在1.3V接近1.4V時才正常工作 ,想請教各位前
輩這種問題改怎麼處理 , 謝謝!!

suewe

請問一下是用什麼制程在設計這個電路，
. u& h+ d! h, E" ~3 @( _! Q若MOS的Vt小不下來，這個bandgap是無法正常工作在1v附近的！

x8340082x

0.18um製程模擬這架構bandgap電路

suewe

我覺得0.18um的制程還是有機會work正常在vdd=1v.
因為圖上並沒有show OP及start up線路，所以不確定原因是否卡在這兩者。
可以check一下！

x8340082x

這是我的Sp檔

+ `" s0 K$ g4 m* Q  ?不知道是不是我沒使用Start up電路之因素導致這問題的產生?

jackrabbit

sp檔裡面寫的start-up電路怪怪的
% [0 M0 j, H- k可以畫個圖解釋一下為什麼要這樣接嗎?

x8340082x

抱歉~正確sp檔在如下:
' ]' k: n+ p% K
2 |; Y$ Z" {8 F6 Y6 D, v6 x之前那個sp我也忘了為啥會多那麼一個star-up電路 , 在這邊做個更正
抱歉!

jackrabbit

問題卡在你的VB=1.25V
回去trace你的OP就知道了
# N4 M0 k, G: A調低應該就可以提早動起來!!

henry1311

感謝大大分享
7 c! g, n+ \' x* Z! B2 ?4 D最近剛好也需要用到這架構
感恩