Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 2310|回復: 0
打印 上一主題 下一主題

系統構裝與晶圓級構裝技術研討會

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-7-13 10:49:38 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
由於系統構裝(System in Packaging,簡稱SiP)具有異質整合特性,各種不同型態之封裝設計,被廣泛應用在縮裝需求上,而高密度與高傳輸的封裝方式,則是使IC能發揮最大效率與縮小模組(Module)體積的最大推手;晶圓級構裝技術的構想是在整片晶圓上,進行Chip Scale Package封裝技術的製作,也就是在wafer level就幾乎完成了大部分的封裝工作。

時 間:96年7月26日(星期四)9:00至16:30
地 點:工研院9館010會議室 (新竹縣竹東鎮中興路四段195號,電話︰03-5918062)
講 師:(1).盧信嘉 博士
台灣大學電子所 助理教授

(2).陳裕華 博士
工研院電光所 構裝技術組 晶圓級構裝技術部 經理
費 用:一般學員每人新台幣2,000元,微機電產業發展聯盟會員每人新台幣1,500元
先進微系統與構裝技術聯盟會員享有5名人員免費第6人起每人新台幣1,000元
報 名 處:工研院電光所 周惠珍小姐 聯絡電話:03-5918062
議 程:
SiP overview with emphasis on RF/microwave application
•Basic Packaging Techniques
•Single/Multichip Packaging, Bond Wire/TAB/Flip-chip
•SiP approaches, IPD (integrated passive device)
•RF-SiP, Material, Process
•Design Flow and Examples
•Future Trend

Wafer Level Package Technology
•Chip Scale Package Techniques
•Wafer Level Process
Low Cost Bumping Technology
•The Introduction of Wafer Bumping Technology
•The Process of UBM
•The Process of Bumping
•Low Cost Bumping Procss
參考網址:http://epkg-mems.org/memb/SeminarView.aspx?SeminarId=54
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-11-1 07:30 AM , Processed in 0.141008 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表