1.536GHz ringVCO

adele

如题，1.536GHz的ringvco，本来是用LC实现的，后来为了节省面积，电流，换成ringvco试试看。
; c7 x+ w1 W% V4 Y+ k9 e6 k! I结构是采用的三级差分delay首尾相接。delay就是那种razavi书中所说插值延时级电路。
3 `- _" z: t. j9 e问题是，post sim时，发现前后两级间的连接线由于有200um长，造成couple capacitance很大。
4 B" Z% S1 n# o7 ^4 u* `" I而导致频率有很大下降。后来就直接根据post sim的结果来调整管子参数，把频率再调上去，结果自然是
8 R- t* E9 `0 f# j* @会和schematic仿真时所用尺寸差蛮多的。
请问：用calibre RCC提出来的寄生参数，特别是CC, 准吗？
            因为我是根据post sim直接来改管子size的，所以比较担心。

monkeybad

另外問一下 VCO layout 完了 總共三級 前後級的接線會到200UM那麼長嗎?
( g3 V- t, }% x難道layout不能再縮短一點嗎?

adele

那是因为下面那个二极管连接方式的nmos管，我是用电阻代替的。
( L# i6 ~& t2 C想法是：由于1.536G，频率太高，RC很小。
5 T2 ~/ X$ p* u0 F) n2 T, wC只能考虑管子的寄生电容再加上margin，R原理上是+gm减去-gm.
为了克服corner,temp对gm差值的影响，我把+gm直接用电阻阵列代替。
+ v: P! k8 J  y8 E( m+ Q7 R) U2 X' Y用calibration先粗调选出合适的那一根线，再vtune-f去微调。
& w; A6 {. ]5 H" R) U" P电阻阵列的话是每25ohm为一级，所以一个阵列有45um。
而且三级，就需要6个阵列，排成一排会很长。