Chip123 科技應用創新平台

標題: 關於undersampling ADC的問題 [打印本頁]
作者: jeffsky    時間: 2007-11-8 02:07 PM
標題: 關於undersampling ADC的問題
設計的undersampling ADC用54MHz sample rate採樣44MHz signal，出現17MHz的雑訊，請問各位先進可否指點？  @( m3 h$ H0 k+ f0 x
或者能否提供相關資料？因爲之前曾經看到過類似的解釋現在急需卻找不到了。：（
作者: jeffsky    時間: 2007-11-8 05:58 PM
原帖由 jeffsky 於 2007-11-8 02:07 PM 發表
) E# P' z  `+ ^8 j$ J- U設計的undersampling ADC用54MHz sample rate採樣44MHz signal，出現17MHz的雑訊，請問各位先進可否指點？8 R$ k7 M( i5 [, Y; ~2 q# ^9 l- y% w% s
或者能否提供相關資料？因爲之前曾經看到過類似的解釋現在急需卻找不到了。：（

& P. y  u( n/ v3 }5 U？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？？/
0 R- Q7 E( P0 t  g& p[attach]1971[/attach]
作者: DennyT    時間: 2007-11-9 11:51 PM
17MHz 的 tone 會不會是系統OSC or XTAL 的 16.667MHz clock feedthrough noise?
5 ~5 D  q) J! ]$ x4 b/ u5 v, N' n: }1 \- K% V
因為即使是under sampling, alias image in first order term: (FS=54MHz, Ft=44MHz, Nyquist band=27MHz)
7 n+ ?. N, x5 U2 y! ]FS-Ft=54-44=10MHz
1 K; d7 Q3 e& bFS+Ft=54+44=98MHz (folding 回 Nyquist band=10MHz)
- u* x& J5 [$ W
: A, I" m5 d* Y0 u+ ^" g+ d) o/ R- `% @2nd order term:
* L8 ?+ B. g3 q: a2FS-Ft=108-44=64MHz (folding 回 Nyquist band=10MHz)) C/ S/ n8 q- D/ n' j) c& O
2FS+Ft=108+44=152MHz (folding 回 Nyquist band=10MHz)
; ^5 i2 a1 i2 c! R|FS-2Ft|=54-88=34MHz (folding 回 Nyquist band=20MHz)4 i# |8 p' ]0 a! g& ~
FS+2Ft=54+88=142MHz (folding 回 Nyquist band=20MHz)3 M8 S- `% a& k+ k: o) P
& R3 P" |1 ?% u2 Z5 y' F
2nd~7th Harmonic:
+ F& X2 r; h! u2nd = 20MHz  U6 j; ]$ \5 {$ Z" M% N
3rd = 30MHz  (folding 回 Nyquist band=24MHz)
. X# G6 ^- l. [1 t4 U& C4th = 40MHz  (folding 回 Nyquist band=14MHz)
' v8 h) r' p) h; E! [* I! q" x. @5th = 50MHz  (folding 回 Nyquist band=4MHz)+ L! r5 [0 T% ]' s7 [" ]
6th = 60MHz  (folding 回 Nyquist band=6MHz)
, X( A6 n+ h& q3 [" G7th = 70MHz  (folding 回 Nyquist band=16MHz)
2 D5 M  t  v+ m& {# i你附的Frequency domain plot 在6th之後已在noise floor之下了, 故之後的harmonic可略去不計,7 n3 w( E- V6 ~. s
但是就是沒有17MHz的theoretical noise source.: U; G& ^! D$ f9 T* j9 f
來個Maxim AN928 anti-aliasing filter的文件:[attach]1990[/attach]
5 b' i2 [' E, z  {( Q% @0 r$ _2 d: n1 ], H/ o
[ 本帖最後由 DennyT 於 2007-11-10 12:00 AM 編輯 ]
作者: jeffsky    時間: 2007-11-12 09:27 AM
Thank you for your kind reply.
8 M4 M/ e: x! H( J1 L. iI have ever seen a paper or something else to say that when the signal frequency approaches the sample rate, the beat frequency is easy to appear at Fsig-Fs/2, for example, this frequency is 17MHz. It is as if sampling frequency is 27MHz. It is really a puzzle.
作者: DennyT    時間: 2007-11-12 10:26 PM
標題: ADC envelope test
有此一說:* D) i: f0 }5 n4 @
當Fin接近於Fs/2時, ADC sample的電壓slew at full scale, 此時奇數點之間的壓差其實很小 (偶數點亦同), 但是相鄰兩點間的壓差卻很大, 測試上又稱為ADC envelope test, 而在此測試中被引進來的 "beat frequency" 會被視為noise, 使SNR下降.; E7 q* y+ |7 c5 Z
7 b4 Y& }. {& L. E" t* y+ `
也就是說, 若ADC內front end的PGA or buffer Amp slew rate不足, 此缺陷便很容易在此測試中被突顯出來.
, y9 N( l2 W, D' u9 h7 W& a6 b2 y. }2 g5 b, i
就系統面而言, 拉高ADC的AVDD看看有沒有救, (ADC PAD_VDD反而要調低, 除了降EMI外也可拉低系統noise floor).
) m" r3 d! p4 U+ R
' w. H6 _6 U! ^6 v! ^8 a5 D& m[ 本帖最後由 DennyT 於 2007-11-12 10:29 PM 編輯 ]
作者: jeffsky    時間: 2007-11-16 03:32 PM
I am really thankful to DennyT's reply, it is a reasonable and constructive explanation on this issue. I will try to pull higher supply voltage to see if it can be relieved or removed or not. Thank you very much.



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2