Chip123 科技應用創新平台

標題: Gate Driver Design [打印本頁]

作者: yutian 時間: 2009-6-17 07:22 PM
標題: Gate Driver Design
請問大大一個問題，在DC-DC中，一般都會有Gate Driver Design電路，我們之前的做法就是用一串inverter去driver大的power mos，這樣會引起功耗和delay的折中考量。
在論壇里問一下哪個有做過gate driver circuit的，一起來討論一下，有沒有更好的方法或電路呢？
謝謝了

作者: ladyluck 時間: 2009-6-22 09:27 AM
gate driver 不是都用 push pull circuit 來做
還是是我接觸到的都是這樣

作者: lmy86 時間: 2009-7-7 10:17 PM
如果是很大的power mos 我的做法是一个inverter 驱动四个再驱动16个再驱动至64个.如果 power mos 不是太大,不需要这么强驱动能力的话,就可以少一点inverter

作者: baggio 時間: 2009-7-16 09:04 PM
一般采用non-overlap的做法和控制driver signal的slew rate来平衡功耗和delay的。。

作者: semiartist 時間: 2009-7-19 12:19 PM
You should do dead time control if there're two MOS gates to drive,

作者: summer1982 時間: 2009-7-25 06:18 PM
请问楼上push pull circuit
具体是指什么电路?能否详细的介绍下.
在看的paper中,如果是同步的一般都是用non-overlap(即 deadtime)

作者: patrick02046 時間: 2012-4-7 10:13 PM
push pull circuit 這裡指的是上面是pmos下面是nmos inverter

歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)