Chip123 科技應用創新平台

標題: ESD Layout Rules [打印本頁]
作者: shangyi    時間: 2010-5-14 12:54 AM
標題: ESD Layout Rules
想請教 為何考慮ESD的MOS1 i1 T' m; s& W! X" H' U! S' `

9 S6 I: N9 ]; S, z* L: k它的drain 跟source要畫的特別大+ n. {3 S" K  X3 q4 P
/ m: F% ~) M% R5 s' [
如果PADs 進來是直接看到電阻# n5 p( M9 m6 C+ b1 {
3 K" ~# ^; \( t' H( o4 X) b, i
如poly diffusion or nWell 的話( x- Q; j& \" X9 E( `/ L# a3 w2 ]
! ~! M3 k' x$ b& B0 o' e
ESD又各該如何考量, width要畫大一點嗎?
; E, ~+ U: G& _1 k1 q% p# V
/ `* ^: h- O+ I: j5 e6 L5 A7 d  h  t煩請前輩賜教
作者: samgu    時間: 2010-5-14 10:12 AM
ESD的CELL是提供ESD測量或發生時去產生一個電流需洩的路徑，所以即使你從PAD看進去是看到電阻，你還是需要ESD的CELL。而電阻的作用是在保護你從PAD看進去的東西。
作者: shangyi    時間: 2010-5-14 12:03 PM
回復 2# samgu
4 f6 v) u% i: Q0 Z& d  v9 q% W  G5 e6 W+ c4 O6 Y
感謝samgu 的回應- @4 x' l+ L; L
8 Y7 n2 |& B5 o; `. X
一般ESD CELL就是用MOS Diode來做ESD防護& r; g1 N  t! Z' ~! J7 i

1 M) D" I# [' y我的問題就是 為什麼這個MOS的 Source 與 Drain的要比較大
9 \) y# v  P7 b6 {% _, M) _
! q. Y# J% u! R; L% i而且Drain端 會比Source端大
- l/ h/ z3 N  g: F$ a3 {0 e4 k4 o. ]5 n0 o6 E( S' e# f( R
另外 在ESD stress路徑上的電阻 又該如何考量layout?
作者: samgu    時間: 2010-5-14 03:01 PM
這個問題需要先從MOS的結構說明，因為現今CMOS一般為LDD的架構，而此架構會在 MOS的 drain and source端產生一個尖端(看剖面圖即可了解)，當ESD發生時電荷會聚集在這個尖端並造成放電，結果就會將- A; r% |( A# @+ [7 M
GATE打穿，所以未了避免這種情況發生，在最不讓費成本的情況下就是將Drain與gate的距離拉開
作者: shangyi    時間: 2010-5-15 01:03 AM
了解...  另外想問 9 f; \- |# M3 `
MOS的Poly 是長在Thin Oxide上4 I- Q8 A6 ~5 `' x9 T

# ]$ v% U1 H1 {0 y8 w* z$ W3 [% c1.那不在 diffusion上面的Poly (如Poly電阻) 是不是長在Thick Oxide上呢?9 D5 V' o& g1 H2 h3 Z' O2 @

1 _: X3 P6 }8 W+ I( ]$ d如果ESD stress 會經過一個電阻
+ a1 q$ B- g$ A) c" t$ V+ Z
, J: [2 k. F/ V' \% X/ m$ x2. 那這個電阻使用n+ type 會不會比poly 還要好?
作者: m851055    時間: 2010-5-15 11:01 AM
如果MOS不在Thin Oxide上的話應該是在FOX上。
作者: xuguishuang    時間: 2010-5-19 09:03 PM
学习了 谢谢各位的分析
作者: ivor999    時間: 2011-4-1 06:28 PM
直接和body相接的端點不需做ESD rule. 所以source 端通常不需要.但是也有些電路 S / D 與sub接不同點,此時兩端都要 follow ESD rule.
作者: ONLYFLYSKY    時間: 2011-5-30 08:39 PM
MOS元件在汲極(Drain)端到金屬矽化物擴散層分隔的寛度。目的是要確保汲極雜散串聯電阻足夠大到能阻擋靜電放電的衝擊不會擊穿氧化層而導通到最高或最低電位的基體接點(Bulk contact)。
作者: eetwww    時間: 2011-6-8 10:00 AM
又学习了。。。。。。。。。。
作者: 雷迪斯    時間: 2011-7-29 08:47 PM
學習了..
. y) R5 F! _7 @' z: M感謝分享
' |  G( Z% r9 Z( D5 o! `Layout真的好多要注意
作者: eva_chen    時間: 2011-11-2 10:46 AM
ESD在layout上算是重要的一環，+ L$ T% U! {5 u0 j# X( v
感謝大大的分享～
作者: MTK1019    時間: 2011-11-17 02:13 AM
有源区的PLOY是长在thin oxide  不是有源区的 都是在FOX上面 所以不必担心击穿问题
作者: chivv    時間: 2011-11-18 11:17 AM
感謝大大分享,剛好要用到,3Q~
作者: calton    時間: 2011-12-7 05:08 PM
话说，drain离栅极远还有一个原因是增大镇流电阻，让Drain下方的电流更加分散，从而提高MOS的ESD能力的哇。
作者: rd66529    時間: 2011-12-30 05:21 PM
謝謝你啦~受益良多阿~感謝大大無私地分享
作者: ian77316    時間: 2012-1-8 09:57 PM
一直對ESD的LAYOUT不是很熟悉喔~
8 [; E4 l& W- q8 [感謝各位的經驗分享~. r9 ]" h, Y4 w% Q
對小弟受用無窮~
作者: vic    時間: 2012-2-3 07:19 PM
這個問題需要先從MOS的結構說明，因為現今CMOS一般為LDD的架構，而此架構會在 MOS的 drain and source端產 ...
3 d* p5 `, E' B. o# Asamgu 發表於 2010-5-14 03:01 PM

# j' T  P3 D! ~: O; Z+ B% E
9 n, A: ^* ?1 z1 h' E0 P: Y
$ V$ m1 f/ B7 `- t! n大大您好！請問LDD的架構為何，可以為小弟解釋一下嗎？謝謝！
作者: ggchyolee    時間: 2013-5-1 05:24 PM
最近工作一直遇到 IC ESD Fail 的問題，這些資訊對小弟有很大的幫助~感謝各位板友的經驗分享
作者: grant6168    時間: 2013-6-6 12:56 PM
pad越大,阻抗越小喔~~~~~



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2