Chip123 科技應用創新平台
標題:
設計問題
[打印本頁]
作者:
m851055
時間:
2010-9-11 05:39 AM
標題:
設計問題
在設計電路時，NMOS Drain接電源16V(使用NMOS 16V 製程)，
2 W& Y5 m! A& Y
% j, R% c5 `& I* D/ o" h
Source端及Body端接GND，而Gate所接之電路此時不會給gate任何
9 g# u& `& F/ ~* ]5 l0 A" _+ @
$ Y" w6 e: ]9 Z+ v5 e% v
電壓(包含GND)，但模擬Gate之結果，卻有約Vt值之電壓存在，請問
; v9 s5 h, m2 N- Y" b
4 h3 o& Q' N1 s% G) {. H' Q8 L
，這是為何?
: _6 l6 U4 E q+ O' t9 l+ B
5 L' G$ o: w0 r5 R$ { i0 |
電路可以想像成一個NMOS，NMOS Drain接電源16V，
% P8 \) r3 b& a B# m
! x0 s: X) v. v# u& x0 g" u
Source端及Body端接GND，而Gate是所要看的結果。
作者:
hisanick
時間:
2010-9-11 01:25 PM
會不會是因為那點電壓 undefine 的原因，所以存在了 vt
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2