Chip123 科技應用創新平台
標題:
關於STI製程,dummy的問題?
[打印本頁]
作者:
tommy01
時間:
2010-9-29 11:05 PM
標題:
關於STI製程,dummy的問題?
最近在畫STI製程,mos兩邊要加dummy
% e, x$ R' [4 G' A7 F
主管說兩邊的dummy一定要跟中間的mos共用
6 i1 ]9 V( S3 U; C
中間的mos s端接vint d端接其他net:a
! v. b9 R& S' C5 {3 N" I2 H# i
跟s端共用的dummy g,s,d端都接vint
- U! B1 z- Y1 y# z% D- h
跟d端共用的dummy d接net:a s端接vint gate也接vint
4 w; O. z+ d6 W/ D, A) \' x) u9 k
問題一:STI製程,dummy一定要跟中間mos共用嗎? 我原先是畫沒共用的,所以dummy跟mos會有一段space
2 H; P' `/ P$ s/ o5 V
問題二:跟s接的dummy是ok 但是跟d端接的dummy 有一各端點接net:a 其他2端接vint 這樣接會有問題嗎?
作者:
tommy01
時間:
2010-9-30 04:05 PM
問題三:主管說如果不共用的話會有STI 造成Vth不一樣?
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2