Chip123 科技應用創新平台

標題: 請問layout後的電流 [打印本頁]
作者: bernie820    時間: 2011-5-6 04:35 PM
標題: 請問layout後的電流
您好
4 a2 d0 [, U) J1 l( x3 }+ [0 e# K
0 n. h: h& W- ?) V6 [5 m/ w" ~我設計完一顆opa(cascode_opa)
$ H) i( D; d0 w+ v/ \% L8 ^pre_sim時，輸入端上方的主電流是40uA
4 R: B2 U3 m" [$ I7 w' b差動端電流各20uA( z5 m0 i+ N; p* \1 s% Y1 l* {9 g

/ z9 O. U" t  g# u7 S4 b但是pro_sim後的主電流卻變只剩10uA6 u5 s9 w* y- z5 y8 r1 @, [$ g0 \
差動端只有2.5uA) w1 b+ M% i: B* W
& O# x" w, W7 M- g& _6 v$ p
請問這是layout上的問題嗎?
& r* i1 _. Y( c/ r8 zpo一張部份圖請教各位!
) s6 G2 @+ z) q( D, e! X( M
; ~8 l! F0 o, t/ V+ V; z下面是差動開關
6 A. z; o: Z4 N; E+ C上面中間是主動流源
作者: ONLYFLYSKY    時間: 2011-5-6 06:37 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
作者: dendeicide    時間: 2011-5-7 12:06 AM
不知道你有沒有電路圖跟他的size9 a5 f0 L5 `  T& H
0 L# b$ F+ Y/ Z. m. S# Y
有的話可以貼起來，小弟實力還不夠，
2 d$ I- W1 X5 t+ r
/ y! r; e/ O8 N" l! g; W# O需要電路圖跟他的size才可以做一些比對，謝謝。
作者: bernie820    時間: 2011-5-9 04:08 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...% }5 V2 f% T; V6 ?
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

" e$ ~% p$ [  Q$ s3 t+ y7 ~
* j7 p& ~2 z+ B$ H) M5 u+ }& |) Y
  x! V0 }; _& r4 j( x6 ?$ i
( ], A1 Q! H  z; r2 _0 D1 d9 X" [6 W* ?

, S) j9 ~/ q+ x8 w/ Q$ E您好
% L1 P/ j, z9 `! H# R- b
! |( ]% T$ C* ?; x1 U一開始沒有注意到我用到poly連
9 E2 ?6 O" S. \1 y  _. w' @' E/ b7 J7 Q7 A% K( G
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
' D' k/ r+ \+ b結果是一樣的~+ P/ B' ]1 {+ O+ i5 Q5 U

' Y% A" j- @9 v7 R% F) a0 Z可以給個建議嗎?(應該不至於會差到這麼大)
/ M; ?! t+ y4 Z0 o7 L# Q* L7 [6 v! p( c. t; i
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
作者: h2off0202    時間: 2011-5-9 05:13 PM
你好小弟不是RD,我認為LAYOUT影響的不大; N* s  e. \! F1 D+ @) h
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
* d# W9 R2 A& M( @但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
; h2 Z+ Y  W6 @8 O" C7 N5 |$ g) s8 Z8 W) \6 A& J
以上是小弟的淺見,若沒幫助還請見諒
作者: h2off0202    時間: 2011-5-9 05:18 PM
抱歉剛英文打錯是driving 不是drivering
# {4 a  \- c) {
2 C$ T) m& f. `( y$ C% ~RD給我的觀念- R- n6 q8 o9 q

7 d5 i7 H! k: B2 Q6 l. O->GATE不吃電
作者: bernie820    時間: 2011-5-9 07:23 PM
抱歉剛英文打錯是driving 不是drivering6 E! n9 i8 n& D. y" I8 }* \

) Z* y6 R3 K# `& o* J" S+ F) bRD給我的觀念0 z7 K( Q1 [8 K6 h' Q" J$ c& c; i* ]

' Y6 k8 f: }, u, t. z->GATE不吃電" }/ w; u' D7 E( q
h2off0202 發表於 2011-5-9 05:18 PM
6 z, n# x2 N3 p' z4 C: l
" F; p1 r* C" M  ~4 Y! O

. n9 M7 e# F* ?6 ^  ^  e9 F您好
& z; o9 e. B$ Q# l; B# P  c8 P8 ?2 S! l7 v( \+ j* p8 j/ G3 j8 ?8 V
所謂的不吃電是指不吃電流是吧?
' `$ ]7 b2 k0 a6 V4 N/ V這個我清楚. [' @5 g( A7 M7 V! l
( l0 z2 r# A7 v( J  c8 V' s4 U
所以說再prosim時vdd就要加大來試嚕?9 |& U7 V# G+ R6 ]7 s& C& z, v
我試看看!2 X* R: j3 i9 }. ^
  \, V, t$ i% p! s6 C
目前正改架構
& N3 H+ T0 r6 V+ K* N
* D8 j+ t' k0 f# C謝謝您8 m8 ]- @, w+ A! V! ~+ w  x
若有更新的想法也麻煩您
作者: shkao0201    時間: 2011-5-10 11:59 AM
不Match  容易受製成變異影響
作者: bernie820    時間: 2011-5-14 12:17 PM
回復 8# shkao0201
# ]) ~2 H  D( \- n" c% [8 z# _+ M$ f2 W
; i: f2 l+ j2 b6 n4 N" k- F

% ~  c7 |1 K. w1 n, D1 Z: g2 o' |' S; _) t7 s4 H; p* w
    可是我現在的問題是layout後的電流變好小!
作者: chone1205    時間: 2011-5-14 08:45 PM
Power 是否給足夠?Routing Metal Width 足夠嗎
作者: ONLYFLYSKY    時間: 2011-5-30 08:56 PM
回復 4# bernie820 / E  c9 x: X. \, t

4 w2 o$ j3 ?3 s  h! W# b8 B8 F( l
! K& W7 V! o& }    嗯，說真的，1 g& O- C) H0 d3 q) S/ [
該要圍的地方沒圍，\
/ i( }: D2 _& T1 G重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
. \0 d: W3 [$ v" D/ u2 @" y% l3 X9 k電源供應量是否足夠，$ A) F- ~" [0 l

4 l2 O7 [1 h  m" j0 F拿到的參考資料是多久之前的資料，. e( T. J2 s1 e* B
參考資料是否符合目前您所用的製程，3 @' x1 C$ Z' o6 Z/ \0 d

* {( M/ Z) W2 g( k- u對於目前使用的製程，所選用的材質參數是否有考慮進來。$ f3 }6 ^; z5 @0 q5 X3 M

1 u2 C; G& z8 x# h/ ~5 }請再付上您的電路圖。
4 p$ I- R9 @! A9 u; l. r1 i
# T* u) e7 j* [# v- ]" x) p以上觀點，參考看看。
作者: ONLYFLYSKY    時間: 2011-6-1 08:21 PM
回復 6# h2off0202 $ c( w" b  d$ e4 z$ g

5 I% F) J  H, I1 M5 b, H( T( F, I
4 u& i% u7 \9 G    您的講法有誤點，& g* M% t- k4 i, b. |' g: P$ k

0 a0 n3 }4 n/ h7 WPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
) e/ \7 d6 o5 I0 I! |' i
2 _) H# b7 R) i, ^POLY電阻是會吃電的。+ u$ l5 U$ Q( X- D% z
( {4 ?0 M  ]- ]+ ~: ]% L8 T/ ~
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。* W- u/ I6 E8 I+ F. ]5 Z
2 y' b# F0 l7 k1 |
吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
作者: spring30467    時間: 2011-11-24 07:11 PM
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
作者: 930709    時間: 2012-5-12 09:45 PM
你的製成是什麼的阿?很不一樣ㄟ!!
作者: 930709    時間: 2012-5-13 08:48 PM
謝謝大家的分享!!小弟會虛心受教!!
作者: liu.leon    時間: 2012-5-21 10:14 AM
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半, ^% ?' R; K6 _2 J( E
. d. L( d1 k) K, g' j: x
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 3 l* u$ M/ i7 z; C; o
* W7 g1 u' a: U" `) m) ?2 {* k
試試看~~



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2