標題: 類比與混合訊號佈局工程師 的 十大專業職能? [打印本頁] 作者: itricollege 時間: 2012-1-6 04:57 PM 標題: 類比與混合訊號佈局工程師 的 十大專業職能? 本帖最後由 itricollege 於 2012-1-6 05:03 PM 編輯 2 u8 C! J( D) C) [1 ^/ ] % P, ]; t) W# q! Q7 C' ]6 C9 z這些救是 消費性電子產品佈局設計、電源管理佈局設計、車用 IC 佈局設計、電腦與週邊佈局設計 和通訊佈局設計等的 職能基準? m; Y W, W" H
) \1 \0 ]* Y* B- V入門條件:以電子科系背景具備佈局相關工作經驗半年以上,或非電子背景,具備佈局設計相關工作經驗一年以上者? . p7 N& H. b9 I- D; l& |- w. s1 `* j6 P0 }
消費性電子產品佈局設計 主要工作內容:音效 IC、感測器、數 位類比轉換器 (ADC、DAC)、比較器? . \& e- Q8 p* w, A/ o , D( Y. Y& v4 L6 E: Q通常工作中,哪三項問題最多?最需經驗交流?作者: ranica 時間: 2012-7-10 11:27 AM
招聘公司:A fabless IC design company . _6 ~4 k" v0 K招聘岗位:版图设计工程师 ; T+ {$ ?) u' x6 I工作地点:Beijing 5 a8 j0 c2 } [ a " V- k3 K% H! ^+ e( Y& ~- }1 j: S# f岗位描述: ' a; g$ {. z/ w. |$ @负责模拟和混合信号电路的版图设计。 能够熟练运用版图工具运行版图设计 能够掌握验证工具对版图进行LVS/DRC等验证版图设计。 与设计工程师合作进行版图改进。 . Y b$ G1 X8 Z0 g3 |: ?0 l/ o ; B; E6 ?3 T# C1 a% k1 w职位要求:6 D* n O( b0 x6 Z& J; O
熟悉Cadence版图设计工具和Unix工作环境。 了解集成电路工艺流程和集成电路相关的电路及工艺基础知识。 微电子、半导体或电子工程相关专业本科及以上学历。英语良好作者: ranica 時間: 2014-7-11 10:34 AM
Senior Analog Layout Engineer: F/ L9 Q, u+ w1 ]! |3 ~
4 k9 r: l8 b w! D; ?( o6 X# _' }公 司:a top 15 semiconductor company 9 L: t) w) B- S4 \* C) m工作地点:北京 + N/ T( W! Z% |& N 1 }0 I" C% d* b" i' S0 O+ K4 |Job responsibility: ( T4 c W. P, c/ G" X \5 JThis position will participate in layout design team for analog and mixed signal circuits layout on CMOS and high voltage BCD process. Work through entire chip construction process, from preliminary floor-plan, detailed sub-block layout, and top level integration and routing. Responsible for running full verification sequence using advanced EDA tools. The responsibilities will include but not limited to:# }5 \) k/ m! v J+ F' q' m% z- J
Leading top level layout floor-plan and integration 1 X$ e& b: e' v9 Y( _! B3 }4 R Transistor level sub-block layout based on schematics provide by designers, including careful analog considerations 9 R4 d# @& ~, Q" K" c5 q Completion of DRC and LVS check and verification tools 8 N0 U0 R0 H, e' {
Hold and attend layout reviews作者: ranica 時間: 2014-7-11 10:35 AM
Qualification: - {/ U0 d/ H- w8 L; ~2 e3 M/ ]! Q: Q
BSEE or above ( y7 |8 _4 G9 q( p7 B5 v
5+ years working experience as an analog layout design, 3+ years top-level tape out experience & g' u/ K2 M$ n. w8 r: q' u Experience of high speed circuit analog layout 1 y: x9 n* H" |4 [" C Understand IC process basics + ], @4 \9 y* I- E) q* n5 a& Z
Understand circuit basics and how they impact IC layout strategy 2 k3 {0 ]3 h' v6 b5 L7 T
Good English language skill % x# I/ W; P D- `* }, X) w! K To be able to travel abroad frequently作者: ranica 時間: 2014-7-28 10:53 AM
数字版图工程师1 x# c. Y# r4 }, W
9 m/ a- B8 W' d4 e公 司:A famous IC company& a! j- V0 l$ O4 `/ @ J& G( D
工作地点:苏州9 k6 s" {% P' M
3 ^( Q& ]3 k/ \* [/ ~2 O- g+ Z! b5 b职位描述+ A! F2 k4 D; g. H' h) _+ `; w
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片. . ?5 H! v4 m+ Y g; Q3 B6 T