Chip123 科技應用創新平台
標題:
介紹一個網路上看到的ASIC網站---「ASIC World」
[打印本頁]
作者:
card_4_girt
時間:
2013-1-14 05:15 PM
標題:
介紹一個網路上看到的ASIC網站---「ASIC World」
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
4 Y0 ^* P5 {7 T) f
$ ~4 k H+ G% B( I/ _: |5 u
大家在設計數位電路的時候，可能都曾經用過Verilog這個硬體描述語言做些設計，或是有人是用SystemVerilog、SystemC等進行設計與驗證，以下將介紹小弟之前在網路上看到的網站：
ASIC World
, j+ `3 D# w+ [
網址:
http://www.asic-world.com/index.html
8 n, K, r6 n5 |6 I
到首頁之後會看到左邊有一排欄位，裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等，就我的理解大概是這樣：
! _7 K, I; b. [/ Z
1. Digital:
, r/ n" ]. I" H: M2 N
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識，比方說
Combinational Logic的Decoder、或Sequential Circuits的State Diagram
等。
. R' T+ ~1 z- |' A
(2) Questions: 提供幾個數位電路的問題給網友們思考，比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
: f# P3 z- F) B# U N
(3) Tools: 詳列幾個數位設計的工具可供參考，像Digital Simulator等有一些連到MIT下載的部分，不過還是有些已經變更，就我所知，Electronic Workbench已經自動連到National Instrument的頁面，目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
& a9 c4 i, B+ |; z6 |
(4) Books: 提供數本關於Digital方面的書籍
# R+ M0 Z2 U* r4 a3 p7 x# f
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等
+ K% ^; v& D( ~# O: w" e3 U- C
2. Verilog:
6 {! N; l w! f5 }% }7 L: t
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式
) s! q+ N2 X% I% c( v
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例，可以下載它的原始碼(.v)，比方說同步FIFO(Synchronous FIFO)、UART等。
$ S5 p' i c- z
(3) Questions: 作者提供的數個Verilog相關習題
( i; q. j" _5 a$ K" T4 I
(4) Tools: 跟Verilog相關的工具軟體介紹，如Verilog-XL、ModelSim等。
, J/ A1 |# q# ^" @
(5) Books: 作者推薦的幾本書，雖然有些是1997年的，但可以找看看有無近期修訂版的來提升自己的知識。
! y) I: q/ d) b; G5 q5 m3 r" Y4 f. O
(6) Links: 與Verilog相關的連結或是驗證IP等等。
! i% S. V" c7 t0 {
(7) FAQs: 一些常見的Verilog設計問題，例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器？)
+ ]' d& b l' e" w
3. SystemVerilog:
, V I2 _ v) g$ _+ i2 \; Q0 `
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
j. H" Q' x% X$ O
(2) Examples: 提供與SystemVerilog相關的例子，如Memory的驗證(Verification)
G! P4 |* I0 x' q; S! f
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
4 T% D" X, m4 C1 \' c
(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍
/ Z7 B) r" O E
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
. |; L# F8 n* u( P& C/ Z- y m$ e
4. Specman:
( f3 p. |7 i5 F9 f2 _3 j6 Y
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
: w( Z" W' U ^6 i, T1 B' m' G
(2) Examples: 提供與Specman相關的例子，如FIFO的驗證(Verification)
+ j' k0 j7 F; J3 x5 x
(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。
; ]4 C+ @/ E" T1 e
(4) Books: 提供與Specman相關的驗證工具書
& a1 X3 U0 ^3 n% w
(5) Links: 提供與Specman相關的外部連結
6 {. ~* `4 {6 s r, E, E4 l% m7 V' [0 n( ?
5. SystemC:
4 ?* {& H+ N! l: ~$ Q- X
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
O8 b& M- Z3 E4 F7 {4 }4 R
(2) Examples: 提供與SystemC相關的例子，如組合電路加法器、循序電路8位元計數器、SCV驗證等。
6 X0 ~- f1 n n$ K
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
+ ]8 w& O- s& D5 O
(4) Books: 提供與SystemC相關的設計書籍。
6 l/ N1 A0 m9 j: d& j2 Q6 T& {4 B
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
作者:
card_4_girt
時間:
2013-1-14 05:17 PM
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
. w% } Y% J3 I5 t
* J: h8 {- _4 w6 k* K) D- U7 s: Q
6. Vera:
7 l- ?! d, s+ E3 e, p
(1) Tutorials: 介紹Vera的
資料型態、循序控制
等等。
" Q8 Z( h4 S$ l% @$ L
(2) Examples: 提供與Vera相關的例子，如
UART的驗證
等。
9 B, O% J3 y( I1 c1 R1 s9 Q6 Q
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
1 V2 w" K3 \5 U- P! F
(4) Books: 提供與Vera相關的書籍，這裡再提供一本
) k# p) x2 E4 w+ ^( z: K) f
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
/ v" I; d0 g# O2 R! p
(5) Links: 提供與Vera相關的外部連結，這裡再提供一個
7 I6 Y, f) f) u/ L4 L: B/ t: Z
a. OpenVera:
http://asicguru.com/Vera-Tutorial-/3/17/
(有一些Paper可以參閱)
# j5 |" r9 B( ~7 l6 Q
7. PSL:
跳過，作者未多做編撰
( P. v1 p: B8 u
8. VHDL:
3 t" L; N- a+ P& C$ [, ]1 e* E1 C
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
' U5 t' `2 d; v _, B0 |( \2 P
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例，可以下載它的
原始碼(.vhd)
，比方說
Arbiter Model、Memory
等。
/ b3 u6 x- u- L# y/ F$ ^5 H: _
(3) Tools: 跟VHDL相關的工具軟體介紹，如
ModelSim
等。
1 j4 Q U5 Q8 F$ C- A& I1 b
(4) Books: 提供數本關於VHDL方面的書籍，不過有點奇怪，所以在此提供幾本，如下:
: ?4 Y7 S# E0 [4 a3 N
a. Mark Zwolinski, “Digital System Design with VHDL”, 2nd ed., Prentice Hall, 2004.
* [2 [4 I( e$ ^) j3 T: a
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
& S E1 {) l: G. H) J' s5 y
(5) Links: 提供與VHDL相關的外部連結，這裡再提供幾個:
- M# |% H: U" @6 e0 Z) O( Y5 Z
a.
http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
6 P' e3 s/ C# e" d: u/ v
b.
http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341
(網路上找到的投影片Slides)
+ \. y* I4 a; i* X
c.
https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
6 }9 k6 I- H1 E: ?4 {$ }- z
9. Scripting:
- R3 N4 q% o# b. E1 X2 ]5 c. t
(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
! B" ^! o4 F+ }6 e
(2) Examples: 作者尚未加入
3 V3 Y7 ?! F! @5 S& G
(3) Tools: 一些關於Scripting的模擬器介紹，像是
VCS
等。
0 b$ Q! [2 c6 m% Z7 D- t: ~! E
(4) Books: Scripting的工具書，例如
Vi Editor
方面的。
& b$ H/ [2 E8 R! r- r3 x
(5) Links: 提供跟
Vim
相關的網站，其實國內有一個針對Vim編輯器作介紹的網站，可能有人有聽過：「
鳥哥的Linux私房菜
」，下面是他的網址:
% ~9 ?8 p0 {1 C: T6 k# C
a.
http://linux.vbird.org/linux_basic/0310vi.php
" b3 l! Q, y8 ]8 m, I3 |& d
10. Tidbits(小常識):
( z% Z5 U! o+ ]& p# O- V* l' N
雖然這個網站依舊有很多東西作者尚未補齊，或是有些書年代有點久遠，不過依舊具有相當參考價值，作者在此提供了一些設計小常識給大家充電一下，包括
Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程
等等。
" D7 z2 f, r- Q" @3 Y- v6 l7 x/ J+ l
# t' F0 C9 h0 l2 F5 ?, P0 k
上述說明了這麼多，希望各位會喜歡這個網站~
$ E0 [6 P0 a4 t# R8 i& v% U3 \9 `
另外，之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改，當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限，導致傳輸失敗而無法將分割檔解壓縮，如果您曾經到過主題(URL如下)下載失敗，卻沒收到我寄給您的短消息者，或是最近已回復卻無法解壓縮或未回覆但需要資料者，請一併告知！
. N2 l, h6 _/ }
Laker主題的URL:
http://bbs.innoing.com/viewthread.php?tid=11821298
; J1 @. _: z2 |/ j U! a( l% \
為避免大家損失RDB，你可以回復此主題賺個RDB，我再發短訊過去，你收到後不需回復(要回也可以)，我看信件標記改變就知道了！也請大家多參加論壇任務喔~
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2