Chip123 科技應用創新平台
標題:
PLL相位噪聲擬合？
[打印本頁]
作者:
chip123_scott
時間:
2017-4-19 03:02 PM
標題:
PLL相位噪聲擬合？
各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
2 c& Q" }) S6 m
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
: B$ t8 P. [% W2 N T; `' T
查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
/ j" w6 K0 s0 U
謝謝各位
" m, W0 q7 }& N3 k! ]2 ]# P; c
3 P' V: G' _/ W6 |/ I2 s
作者:
p12345q1
時間:
2021-12-21 04:50 PM
A% E* _; X( \1 A5 K
最近在研究PLL與DLL, 感謝大大無私分享!!
作者:
tony9211
時間:
2022-10-8 04:10 PM
就將各個block的noise 乘上noise transfer function
' T9 u2 f8 F. W0 r: w
加總起來就可以了
; t! D G2 l8 [3 U
最後在看你要那種jitter 看要不要過一些transfer function
9 B* {- T, M2 _' W- |7 `, M
都不過就是phase jitter （名字很多 edge jitter absolute jitter)
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2