Chip123 科技應用創新平台

標題: chip power ring 电阻一般不超过多少？ [打印本頁]
作者: scy8080    時間: 2008-3-13 06:09 PM
標題: chip power ring 电阻一般不超过多少？
对于较大面积的die,从ESD考虑，power ring 电阻一般不超过多少？# v7 g9 ^7 `9 z
请高手指导，谢谢
作者: qpau    時間: 2008-3-17 11:36 PM
我也想知道這方面知識啊!!!!! k2 G% Z0 l9 Z2 {1 {8 Y
有沒有人可以幫忙回答的呢????
作者: cthsu1    時間: 2008-9-8 11:18 PM
最好不要超過 1 ohm
: d( x* M) f8 ], t$ M如果會超過+ x# H8 H1 I8 x3 n& W, }
那麼 I/O 這邊的元件要畫大些
作者: scy8080    時間: 2008-10-31 12:01 AM
最好不要超過 1 ohm，谢谢. z1 v, x" i9 }/ T
超过1ohm, I/O元件大些，这个尺寸大小怎么来把握哪
$ Y- b1 ], `, z: Y" g8 v# S/ G) j
+ }! [6 u0 u% f5 R+ h% a[ 本帖最後由 scy8080 於 2008-10-31 12:05 AM 編輯 ]
作者: scy8080    時間: 2008-10-31 12:07 AM
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，这个作用是什么哪
作者: semico_ljj    時間: 2008-11-1 03:26 PM
標題: 回復 5# 的帖子
是为了增大Drain 到Gate的space，也就是增大Drain到Gate的Resistor，防止突然的大电流烧毁Gate！
作者: samgu    時間: 2010-5-14 03:37 PM
若擔心 POWER ring resister，有另一個想法就是在這條路徑上多塞一些VCC to GND CLAMP
作者: semico_ljj    時間: 2010-6-8 10:48 AM
补充：1 Ohm可能难一点，3 Ohm比较实际，特别是较大的Chip！
作者: GY200333    時間: 2010-6-14 11:36 AM
看到許多前輩的經驗談......讓我增進許多經驗喔~~~感恩
作者: linger809    時間: 2010-9-11 04:13 PM
回復 1# scy8080
$ O  K5 m: A, c9 e# e+ E9 C4 M3 U0 d  Z# v: b3 N' j% g

  z+ O2 D0 x; J5 a7 d   
1 m6 [- f3 b) J9 d/ {, Y/ s　以ＴＳＭＣ作为参考，90纳米以下要满足bus电阻小于１欧姆，90纳米以上要满足bus电阻小于３欧姆；如果不满足该设计规则，esd zap的时候5 _' Y- K8 n% C) @" a0 |
很可能打坏core里的device。" Q2 u+ t6 \, t3 m
　
作者: linger809    時間: 2010-9-11 04:24 PM
最好不要超過 1 ohm，谢谢
2 `+ x: K$ k, f, g5 A: }超过1ohm, I/O元件大些，这个尺寸大小怎么&#2646 ...! w2 D5 s6 }4 @% u3 d
scy8080 發表於 2008-10-31 12:01 AM

; P1 A. e1 w; z4 K8 C2 I& [1 u+ }
) R) u" Z6 B' @0 L  C: {! Z' h0 n1 z! _( |+ i# r2 q6 A
I/O元件大些有一定的帮助，但瓶颈不是在I/O元件本身的大小上，所以I/O元件大些起到的作用不是很大，比如diode,Ncs的面积大，实际上对diode,Ncs的交流导通电阻减小并不是' f8 N8 Y) }. y. {( g
很明显，由于ｂｕｓ太长了，上面的IR drop太大，比如ead zap 2000v，有大概1.3 amps的电流，如果ｂｕｓ电流从１欧姆变到２欧姆，那压降就增加1.3v，而单从增大io的面积
% o, `+ E. X" A" p: D来平衡ｂｕｓ电阻的增大是很难的（再说成本上也不允许我们降ｉｏ的面积做的很大），势必会对core device形成危险！
作者: linger809    時間: 2010-9-11 04:43 PM
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，& ...
. f: {& y  n/ L' j1 |- hscy8080 發表於 2008-10-31 12:07 AM
9 w$ G3 z  ?% Z: D

- `4 d$ q* e* r+ T拉大 CON到GATE的距离也只是拉大drain 端CON到GATE的距离，不会拉大source端CON到GATE的距离（同时一般会将salicide也去掉），
- _" T/ P; u& ?, Z其作用是增大drain端的电阻，相当于在drain端串联了一个电阻，起到在esd 冲击时保护自己不被打坏；能保证ggnmos下寄生的诸多npn管) k2 x$ }( {6 a. C+ r
（gdpmos下寄生pnp管）能够均匀的被打开，进入snapback状态，泄放esd电流；如果drain端这个等效的串联电阻不够大，寄生的诸多' C2 M& b; O* _+ `' h
npn管（gdpmos下寄生pnp管）可能不能够均匀的被打开进入snapback状态，只是有的开有的没有打开，而esd的电流或者说能量是一定的，
( R% [( y+ G1 @2 |必须泄放，电流在局部逐渐增大，出现二次击穿（热击穿），把device烧掉，我们通常看到的emmi图片上出现在source与drain 端的那道小
' n* E. Q( W3 B: S( T. C8 c6 T' d# w暗条或者drain端的小洞洞或者gate下的小洞洞，都是被烧毁掉的痕迹！
作者: tuza2000    時間: 2012-7-12 01:15 PM
good!
+ }! p! s/ c' E讲的很好，现在在被一个ESD问题困扰
作者: sxb841018    時間: 2012-10-20 03:04 PM
受益匪浅啊··~~~~~~~~~~~~~·
作者: szona44250    時間: 2021-8-26 01:34 PM
受益'良多- X- }; h& g8 c- k! o5 f% q

1 D2 U8 K; ?+ G% h2 G+ f, j謝謝大大的分享!!!!



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2