Chip123 科技應用創新平台

標題: 請教有關調folding_cascode 放大器的訣竅 [打印本頁]
作者: st80069    時間: 2008-5-17 01:46 AM
標題: 請教有關調folding_cascode 放大器的訣竅

& z* k2 l  @$ [上面是在下正在做的差動放大器，正遇到瓶頸中...冏6 Z( `0 {0 V( b# [2 T
在下初入門，設計跟理論之間有極大的差距.....3 y1 U, J9 `8 c" Z6 s" W1 z* P( {
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
% j0 J; ?3 F" |8 l, N; B7 J$ H所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，3 Z1 N! n# o6 C
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
0 P) q: ~/ R& |( a5 }* {; ~8 M" u$ K6 G6 s1 K9 e
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
+ |) I8 a$ c1 k# U但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，6 N. C/ \* Y8 Q$ b+ p
在下使用的是65nm的製程，所以VDD是1.2V，5 H$ ?9 h& B( {8 W- T' P
而我VCM的值則是固定在0.6V，& q3 s2 H% A0 z2 o1 A5 {/ D) H1 z9 c
看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
' g9 {; G! p4 v3 ^; A5 x
% l/ y7 E* J4 K$ A6 A7 J9 S) [所以有幾個問題跟訣竅想請教各位大大，
7 M( b7 \! N6 G! V1.VCM的值真的需要固定在VDD的一半嗎??; {( Z- J  z. T2 f" a9 \9 s/ f
* `9 o. P4 S; b- J) i
2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?' x) i, A/ ]- k' F  I. {2 W4 l

6 U! i2 R2 B; W/ u& D1 t3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....4 d7 d9 T0 Z7 \1 i; Z( U: @$ S+ H
# P  S, B+ j9 e& r; u, M! C
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...% T; q/ [% U- d0 W' j5 J% a" d3 w- w
希望各位有經驗的大大不吝指教(跪拜)~~
作者: st80069    時間: 2008-5-18 01:53 PM
PO上小弟的hspice好了
) t  z7 Z  z' \' y$ a8 v***********folding*************2 @/ K' ~9 {" Z+ l( o0 ~
.prot7 n  [; l, l, k4 t6 C& e
.lib 'xxxxx.lib' TT5 ]) D- C. p$ M+ w( ?0 B; L
.unprot5 b# |" I9 j6 y3 h4 g; s* H
.globle VDD5 G% a" A; x4 ?: [0 ?) ?
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um6 j- e6 K' V& Z0 k/ ~
***********description****************6 _1 a( c' ^) l0 ]3 f+ B* G( d
*****************6 }$ {! B+ S5 l6 }( D
VDD vdd gnd! 1.2V- N! B) ]' L6 d% g' J% v
* a. V3 u/ D/ i; n4 B
VB1 vb1 gnd! 0.74v
# X: _. w% q' A- }/ M7 rVB2 vb2 gnd! 0.4v0 Q& _, @6 Z# b( A- I
VB3 vb3 gnd! 0.38v
6 V4 v( `$ K1 v% H0 m# V
* l6 Q9 T  @- gVCM vcm gnd! dc 0.6v
8 F- j6 r. O% [9 Q+ ~; [VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)  U  ?' c. W  j: N
*VC vc gnd! DC 0V
: X6 |9 M9 O+ q: A6 K' T- l0 pEIN+ in+ vcm vd gnd! 0.5+ _1 M* @2 l/ a( e$ G/ h+ F5 {
EIN- in- vcm vd gnd! -0.5
+ t$ o8 l' r9 Y* g( b2 T# _+ j*****************
2 d0 I: D- u8 l8 `, Q" G( z7 J" j7 S. L( p/ V& z% t, m
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
: y8 c, Q' `7 }  [5 L9 i% B5 r, yM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1" @+ ]9 n' F/ F: i8 @
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
/ ?. ?* H" M8 Y$ ^" ~: mM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4; F" [$ a5 @/ G# S, V
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
/ F9 {+ A/ h8 }M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3- c% o" v( E, I, a9 Z" N
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
3 z3 O8 d1 u" e8 i: |4 eM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn23 M& g( R6 `) Y, }' N: W3 O* K0 [
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2) O) p3 R8 B1 V: ^9 i' N# {& F: v
' u0 C2 }) g0 d/ U) n: ^
***********analysis*************1 r; O  [# S$ o
************output**************# ?8 S% u* \* p4 u& K* M
.op
4 f9 n. }+ N6 s0 N2 E! d.option post
# e. m% n# C  t' Y! n: f' z4 [.tf v(nout) vd
- C. T& f* w0 L/ w4 r) C5 V.end
4 A4 m& Z, b% n: G* _
2 p5 F1 W: h6 [8 e6 Q6 s, \      v(nout)/vd                               = -115.0583 4 T7 C- ]7 Q+ m$ w9 V
      input resistance at             vd       =  1.000e+20; }& O' d* b: U* @" X' X
      output resistance at v(nout)             =    1.0725x6 i- F, ^4 S& o1 \1 }% ~9 ]
增益只有115.... 要怎麼才能升到1k以上勒??8 Y6 M# U: e7 x

$ A1 C( \$ o, F9 r( B- F" D% B[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
作者: vince    時間: 2008-5-19 11:28 PM
one stage op with gain 40dB
" w* h8 i  Z3 o  L& l差不多極限了
作者: st80069    時間: 2008-5-20 12:08 AM
原來如此...原來是到極限了...
( E, V5 N1 U' p3 {" T) f  i( a因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
# x8 J( k5 S7 b  {& F8 |& |結果反而調不出我要的值，" m$ Q6 @' e9 f+ c5 v
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
/ w" `3 Q- s+ Y' F7 E. e: c / z) Y& y  E7 g2 D( t2 S7 o, {
, s" t" A- }8 }5 \
多虧有vince大大的肯定，小弟才敢放手去做
+ e( A1 k) |6 }7 e
1 A. U, o) M9 N% p6 d- L. G- h不過，現在卻又遇到個難題，
' s- ~! K% C- g$ D5 u/ ^; a- d電壓值該怎麼調，或者W/L該怎麼分配，
7 z, G" s7 N, a才能讓Mdrive的部份便成SATURATION??! O4 p9 S; \7 b* }/ s
調了整整一個下午，linear就是linear，說不變就是不變....9 N# k! U2 K5 U1 O4 q/ C  }
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
作者: mbission    時間: 2008-5-20 09:49 AM
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
! R  f: s* E" `, l" Y- N7 L6 R看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉. |% Y7 g6 [5 x. I: \. @
你可以調看看
作者: vince    時間: 2008-5-20 11:21 AM
能不能說明一下regulator的load是什麼?: ^1 H" H/ f2 m( c  m; J
因為看起來是IC內部的power- D: S4 r# Y+ R% l; [
需要多少電流?
1 C# I8 H3 U7 |6 ?, l4 Q- O0 Cregulator 的load regulation spec是多少?
8 ]$ y8 j* n$ G: Q+ l第一級OP bias電流多少?
5 L7 x# r$ D5 \& w$ b+ G這樣比較好提供意見　
作者: hiyato    時間: 2008-5-20 08:35 PM
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
3 }1 o. b( ?/ J7 a. ~4 z1 \附上他的paper讓大家研究看看。* b) ]0 ]: M; Z  B/ G
作者: kevin    時間: 2008-5-20 10:05 PM
thank you for sharing this material
作者: st80069    時間: 2008-5-21 12:46 AM
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。' A- p. n! N; @
謝謝hiyato大大提供的PAPER......
9 L% U: \( ?- }+ G+ @8 \. u回vince大大，
& L7 [% ]* \, M& \0 [6 X" Y: ~load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
, q( E% F% o6 X- n2 `2 W; n# ^剩下的...恩，也不太清楚，似乎是自己設計....) k% g( E  j* v1 Y# Q# l! d! p  N
所以...就想說先以增益為目標....1 I# i( u) |6 a& h7 u
# R6 \3 n& p) f" W0 R
[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
作者: mdtjason    時間: 2008-5-21 09:46 AM
有資料可以參考嗎?
. F( `+ k; ?$ G1 t* z6 s' A+ C感謝大大們的分享~~~~~~~~~~~~~~`
作者: 賴永諭    時間: 2008-5-21 09:50 AM
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!- [4 e' k) O$ a9 _, _, d
當然會犧牲headroom
作者: finster    時間: 2008-5-21 02:03 PM
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)" }. D( c/ @* K. I8 ]0 M+ a# z
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)$ _4 v8 s4 G- C
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
作者: vince    時間: 2008-5-22 12:14 AM
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain! r* @' U2 r- }# c8 [& {( ^
   原因是kbgriver所說的  
4 Q  S! Z+ n, ]+ E9 n! c; n* {' x2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
" m: R0 {* Q$ }. K$ Y6 p: w   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region) n! w$ x( n+ [4 Z( A2 ~" k
   做了也是白做' M4 k$ a  T/ h
3. gain大有他的好處  可是over design只是增加自己的困擾
9 S; E6 p: v$ c" q   所以你應該是要去算一下你到底需要多少gain7 p5 C* l% L( Y
4. 如果你是學生  而這個不是你論文的主要部分   m% }; Q, r: E6 I) c
   那我會建議你用更簡單的架構5 Q/ R9 t  z- o: \
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation- r) o2 c8 R% ~5 `, C
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的/ i$ f# l3 ~4 T9 `% E) O# y& X
5. 你的VCM就是你的Vref 不是1/2 vdd1 W! j! D3 X: j% w' H9 _! o( m: |, ]
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了1 k8 j3 U% i# |9 S) `9 D
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重. w8 I; S. h& l+ r& }
8. 今天話有點多  不好意思
作者: squallscer    時間: 2008-5-22 09:03 AM
XDD9 A) u* h9 C- R' _: [/ b
不會拉，vince大大見解非常的寶貴唷！
0 o6 P2 D" ^$ H( t0 Y更謝謝finster大為我提供的建議，+ H0 j% m# U/ P- \% n
看到各位大大為我解答，讓我求助無門的情況下感動非常了
$ [! Y9 y: u) }8 ?! L$ ]9 K恩，我現在就試試各位大大的方法，跟建議，
/ W: C8 Y2 _: v8 ]. f, p/ `1 a! \我試完後的結果再跟各位大大報告！- J/ @  b7 ~+ K5 q0 O
謝謝大大們的不吝指教....2 ^# R+ A" l% y4 U2 Y5 ^0 J
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
& Z9 D8 T( l' ^# I3 O; h
! h2 Y# a$ \8 e4 ^4 P5 B恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
! Q" M: o5 L. Q  K+ Q+ G而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
( h! H8 P3 b0 ?: q7 v除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
4 `% F$ l8 v! W) N/ M8 F0 X小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~; q5 v2 H& W. A
4 C3 g( C3 p4 S; n! `/ V
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
作者: st80069    時間: 2008-5-22 09:46 AM
咦?
) I' `$ {& p8 _& h% R" F/ c/ D) M話說剛剛才發現，小弟忘了把同學的帳號登出而po文......2 s  p" \2 ~9 k5 V# O/ L+ ~: U
(昏頭)3 f; j% {$ Q9 B4 D. ~0 V
抱歉抱歉....
4 E8 U" [3 c9 i8 N' I8 S! C$ Sfinster大大說的....是指沒有MD和MC時的設計嗎??
/ D! @8 i. a$ F2 f恩...那應該是我的寬長比設計的問題了...8 b% L& z$ B# i( F
我重新再重推做一次...
5 f' z8 u. `; X& p- L  k- n: b  G, e- v) E) k  n+ b* i
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
作者: jerryyao    時間: 2008-5-22 01:24 PM
原帖由 hiyato 於 2008-5-20 08:35 PM 發表
" `- c* K+ M( x! J/ Y有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
+ t; X2 |, O6 B: y# g+ |; t附上他的paper讓大家研究看看。
: s3 V. ]9 {% J4 C, B  }  }' t**** 本內容被作者隱藏 *****

8 Q+ C  c" K, _' L% f8 S+ F1 Jregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
$ M6 a, K/ g, S9 A8 h 要錢以後再說。
% _3 d3 ]: [  ]$ ]) M% x5 L; t% P7 ^
[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
作者: finster    時間: 2008-5-22 06:49 PM
原帖由 st80069 於 2008-5-22 09:46 AM 發表 3 m( \. `4 c* H) M$ v3 }! |
咦?
% ?  k# w9 w6 r, c3 N7 C6 J話說剛剛才發現，小弟忘了把同學的帳號登出而po文......( }8 k" n  m! x) G' a$ p* Y( n, t2 ]
(昏頭)" S1 P, u9 P6 |/ `
抱歉抱歉....! o1 Q- t  {5 K' Z8 n- C1 y
finster大大說的....是指沒有MD和MC時的設計嗎??
  F" ~5 H( N2 j恩...那應該是我的寬長比設計的問題了...: P* i% L/ ?6 }7 G5 t1 W6 u0 R6 h
我重新再重推做一次...

" ]& p, V- t$ ~, b' V
, N" r# \" x  E0 d* n, ]' w. z: r( |( i/ P0 g3 p" k
; g! S3 A( t7 C4 ?
不了解你指的MD和MC的縮寫意思' y4 n/ N3 X( \% m: m5 r' D
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
# L$ j7 W( C( T: c# {7 u因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
. G- H/ I5 R, o) U) ^( c* L自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
作者: st80069    時間: 2008-5-22 10:50 PM
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
0 y, p$ M! `" ^3 h$ K5 b0 p小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
4 m6 t7 K) v, O, g! i很謝謝kgbriver的寶貴意見~~~
. P. |1 H% T( A: x看finster大大的解說，
& {  D# j1 ?3 ?. z* F8 S8 G發現OP的學問，還真是多...., F% Z6 P5 G7 i; d3 ^5 g
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
( ]- O/ D7 A/ u  T. G5 E0 s0 w! e1 _: w
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?+ c+ ]' G! W: |* W) y9 |: ?- \

0 C+ c# d' t7 I7 O' W6 R2 F; j恩.....原來如此...
* a( O1 a& b+ S今天發現了一個問題.....小弟的功率真是省到了一個極點....3 n' g! [2 C- A' A. R6 Z) N
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....6 o7 l# p, x0 W: L% c# Y# `$ V" q
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~4 S- t: U# h* I( N! i
結果失敗....
! W: R3 J1 e7 z4 P/ E4 P真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新..... }+ @/ \4 a: }! N+ u# n/ n
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
作者: finster    時間: 2008-5-27 10:32 PM
原帖由 st80069 於 2008-5-22 10:50 PM 發表 ! w9 f4 @2 c8 p; x! |: U4 o
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....) g8 H! D1 T! A; _* R, B
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。  H! `7 E& H5 g, b
很謝謝kgbriver的寶貴意見~~~! `( N9 W1 f8 c/ w6 K: p8 O! Y; b
看finster大大的解說，7 `5 P! L" r, S9 u& |
發現OP的學問，還真是多....9 ^6 H- {) K, e
唉...小 ...

- n% q( Z1 x" y" t. q7 h2 g+ i( v
: g- B6 O0 {7 n3 t% K6 y
# R1 p  a% f! B3 }# \0 g我想,你有點誤會我的意思了
/ x+ W' K. b9 I+ `* o" A在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬' @3 M6 Z$ p5 L, F5 U, J% G
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op
作者: st80069    時間: 2008-5-30 10:34 AM
原帖由 finster 於 2008-5-21 02:03 PM 發表 $ v9 j5 I# @) @9 f* a
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
4 _! W: p( `: W而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
) x* j6 _4 l, `* @* ^$ I5 I

9 y8 Z5 A& }& R. B% @嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....; e' E; h+ Q" l% b* t; ]! Z
哀....然後面積就變得超大超大....
作者: sachiel    時間: 2008-6-1 12:35 AM
regulater是類比電路的一大挑戰. q' `& `( X8 B$ w7 Q; `( i
感謝大大分享的這篇PAPER
9 G' Q$ Z) A2 B; x' c; ]1 a* m) |對剛入門的我真是非常有幫助
作者: aksi    時間: 2008-6-1 02:10 PM
希望能一睹此篇文章的设计 让自己OP的设计能更上一层楼 感谢
作者: jjtomes    時間: 2008-6-2 10:22 AM
調OP有很多的技巧在裡面~
/ ~0 T" E/ E0 p2 e$ i9 K
9 N% b6 _0 W' G9 P* N$ ]透過大家的討論真的很有激盪的感覺~很棒!!
作者: ele9229    時間: 2008-6-3 05:33 PM
標題: 回復 7# 的帖子
先了解自已需要的spec是什麼再了調電路會比較好
; e! }8 p  R% B' y5 `0 \! `$ _  T% E5 b2 j9 X$ i
如果你要增加暫態響應的話建議後頭再加上5 [) s, O. r. m& \* n8 {& }

4 I& V' L' o0 p) r5 Z- J$ r電流回授緩衝放大器
作者: hitxiaojun    時間: 2008-6-3 07:04 PM
標題: 回復 7# 的帖子
看到各位讨论,小的学到不少,真是太感谢了!以你们为榜样,努力学习啊!
作者: st80069    時間: 2008-6-3 09:50 PM
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...+ N4 X7 I1 d- ?$ f+ Y
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
+ Z  X, }$ `- V8 I而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。
# M: H- I$ s1 i; R2 ^8 A. m0 @8 G* a/ T- K6 q4 [% U
穩壓器的設計得到CVDDH的穩壓值....* I" _* q+ z0 ]8 R' t$ M) I
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，
8 J5 x: \! m( {( G( z. h則需要A*gmp >>1，所以私心認為A需要60dB，
% I) A$ f/ E. O* N8 O) @- [
; q# j+ p1 F0 d% H6 x是我想錯了嗎??' ~( B) @/ {( E) p3 N4 i
謝謝各位大大不吝指教.....
+ q+ m* ~5 h+ y3 ~6 k$ N5 ~- f(已經調到好想哭的地步了....唉唉唉)
- v3 o* z! r. S7 k! i3 _% e8 d3 x; l(如果真的需要60dB，那我明天趕快改成兩個head好了)
作者: finster    時間: 2008-6-3 11:58 PM
原帖由 st80069 於 2008-6-3 09:50 PM 發表
5 N; O  I* M9 ^, B3 G; f8 \好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...$ z' H: H' |' `, v. `2 w9 }% p' H
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...4 |5 Y$ x8 _, l$ k4 t) |9 L
而專題本身是沒規定60dB啦，之所以會認 ...

2 e' G- }' l9 Y$ R0 f
. {( S' x' T& ^8 T* G# m8 f6 S& Z3 z' [4 `
你的Vref是設在幾伏呢??1 J5 t$ i3 L% N2 p
我記得你的VDD是1.2V,採用P-type input folded cascode OP
2 T0 a8 `& u' f( b1 \$ }如果你的Vref電壓設太高,建議你改採N-type input folded cascode OP,不然,先天上gain值是調不上去的
! {5 @5 }! h  x. q不過,53dB,真的是太低了,folded cascode OP要作到60dB是很簡單的一件事
作者: st80069    時間: 2008-6-4 02:52 AM
被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)0 e/ d- k7 y/ I) u6 {4 w1 N$ B, k
之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
' I4 p- G+ z" k. a: X# J+ i* A, D9 Q現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)4 p$ \" u7 z( g7 N) g, f

+ P2 \$ ?0 z/ ~; k/ T& f7 |9 @Vref是0.6v。
+ V( X- n5 p+ U8 L5 R; b如板大命中，P-TYPE是最佳的設計。9 C* ^+ |% E& u0 q& d9 G0 m

' D" j1 e7 a+ F8 g8 {# ~還有，謝謝版大的PM，
0 B% c! |+ [; C7 L& _: F# ]6 i; E版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
/ R" y* L) k! b  p! N* j. ]  @對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，. i  H  i* L$ ?6 d: Z1 e
明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~
9 b' w5 T8 u3 g: Y" e5 M
) U5 ]6 H- w7 d******************為何會調不出的心得：******************************4 L( i3 X6 c: n2 R0 T+ k
公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )
! }& ?& u, B' u9 S- F因為電流鏡那端只有一級，
# s2 Z$ i" ^8 Y* \. W4 `, G/ o也就是往上看的ROUT只有一個ro5，
7 `5 E) _2 L+ U: I' G4 L5 \3 k& z為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，
. d9 J8 D3 O, x& a而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，8 e' K' O+ u  \- ?' V

  f' m. B2 o7 ^* @往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，
& E: M% f; D2 `* c8 i" l" lgm7*ro7照公式看來會隨著電流下降而上升，0 N1 G$ x7 D- J# y8 i. |0 K+ X7 p
但，上升不大...試著放大寬長，沒有明顯的變化。1 \/ ~  R6 W3 y( U& A& t
. K( K, X6 ^/ S/ }7 |
且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，
# s0 {5 Y. ~7 }  B1 s導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...- u$ F, [2 k. n" ^/ j
(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)( n, G' c! Q; I. m+ `1 O8 c- [# q
既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...$ D% H: I0 m1 T+ b  j3 h
當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，4 a' Q' v# C# G/ W. q
增益當然就愈來愈小。
8 [! Z% E, g1 Y, ]7 L# W, [*******************************************************************************5 \- E# I, V; j0 C. K$ k

3 e8 G- ]1 G) l' f[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 11:06 AM
為什麼會調不出來的主要原因在於
8 q& c1 p: Y) k& W% C9 B2 F) _2 l3 E* T/ s3 Z6 D$ ?
folded cascode OP少疊一級啦
% }" @! [5 x; y* W) ~8 |4 P
6 i0 `* o4 k: T請看附圖
7 `- h* S% U6 v0 _# @2 ?沒有疊的話 往上看的電阻為ro而已 所以總體大概還是ro的數量級 gain大概就是gm*ro左右- ^6 p" a0 a9 m0 G' q4 S/ X: V
這樣跟一級op的gain是差不多的
' m/ r2 i4 o" K再修改一下試看看吧 應該很容易調到60db以上; z2 Q3 o$ y# ?" Q$ Q

" N. S: \5 a' X0 S9 z( T[ 本帖最後由 monkeybad 於 2008-6-4 11:09 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 01:47 PM
抱歉 沒仔細看之前finster vince的回覆 已經有提過要增加PMOS疊接方法9 U- r7 d7 c0 }6 Z  w* o
所以只是再重新建議  x( t% y. `0 W* A  y
另外補充一下 假如是設計regulator的話, high gain是有必要的
- ?; Y$ x' H0 ?因為PSRR是跟op的gain有關的
作者: shaq    時間: 2008-6-4 01:56 PM
請問樓主，您所說的 PSRR = - 60dB   是在哪個頻段呢？
/ |) p5 Y# B# G: \/ @
& B# w, k. D  q8 J; E+ i-60dB@ 10KHz, or -60dB@-100KHz ?
作者: st80069    時間: 2008-6-4 10:29 PM
謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。
3 w/ M/ Q: E2 @8 D咦?shaq大的問題是??& r1 J) \  j0 G) W3 |2 q. j
如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮...2 Y: i: v" n3 w6 `# }

1 v" ~* A0 a& l8 U$ j怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....
作者: princeton_uv    時間: 2008-6-5 12:07 AM
引用:
, C+ [. ]; D1 l! o. H原帖由 finster 於 2008-5-21 02:03 PM 發表 : f( r7 G$ @! _2 U
0 P4 e3 Q) a2 u8 G如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)+ n5 ^7 F; x0 @
- W: {" h; \8 _5 s而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...
: G- ^" }1 V1 S0 g6 s9 @" @
; @3 e; m9 o9 x$ W; S. l& K  [+ A) a, p+ V7 A4 }
受益了
作者: yhchang    時間: 2008-6-5 06:50 AM
一般來說  一開始就調 folded cascode 好像不是那麼容易調出來
& T" z9 w" Z, e9 V' x6 `! E比較好的建議是  先去看看  P.E.Allen 的書  第六章 第七章  怎麼調 two-stage op: B8 ]2 u) E& v' G) Z
再回過頭來檢視  自己的 folded cascode該怎麼調
作者: st80069    時間: 2008-6-7 12:27 PM
psrr
# l! m7 R2 r6 l. q9 X. I2 m
7 ~- v9 {7 c- f1 t# T. }; j3 U1 Micmr3 m7 v/ ^% D) y' s

: X- N+ |6 q9 l& u# V5 o1 O( T) [, t  b7 P
増益是1.135k  約60db
/ ]8 M: I+ ]7 }: m- O4 I( F' }2 S% x
不過，PSRR好小，& ]: R! l$ b) {+ n4 w( H$ `5 I
且ICMR也不大，5 S$ L9 ^8 X, H" t6 c/ |! O1 i' ?
這樣夠run LDO+ S: C/ ^. I9 [7 o9 ]
或者運算放大器嗎??
/ M5 s& {5 q& U7 i; k" d# H4 d% M7 \% Z- C7 f* W
請問，又該如何才能使那兩個往上升哩??$ C9 i+ Q8 B+ T7 i' v. Y
感激大大們不吝指教，謝謝！真的非常謝謝~~& m! S7 C6 C" Z9 |/ a+ V
  G% o# m& l2 h/ N; x/ k9 @! _: b
[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]
作者: I1121MISSHONEY    時間: 2008-7-10 03:54 AM
標題: 回復 7# 的帖子
多謝你的分享" w7 c- V( v/ {9 t/ F. |
小弟最近也在為條寬長筆上遇到困難
  h& Q) u7 A1 g7 t( q- L# b4 q5 l實在感謝你的分享使得我們有更多的收穫
作者: limit    時間: 2008-7-11 07:21 PM
標題: 回復 7# 的帖子
現在也正在學習cascode OP，* s- c4 @) A3 e, x# K+ K
面臨gain很大但是頻寬大不起來的窘境；* f! L& u3 F1 i: X& O+ ?
真是多謝7#大大的資料，, o& v5 p5 @5 D- `/ s
還有以上強者的討論，
1 Z, L% I, _3 t" Z6 A真是獲益良多阿
作者: c28488    時間: 2008-7-15 09:04 AM
對學設計的人..
; Q! m* p/ y) X2 Q& R# r這是個好東西!!
作者: hoodlum    時間: 2008-7-15 09:46 AM
OP 是類比電路中很重要的元件,
4 u" _; L2 T+ g. `+ }. {感謝大大分享資料,讓我們可以了解設計的技巧
作者: lht1021    時間: 2008-7-15 11:19 AM
看大家的讨论，颇有受益！谢谢大家！
作者: terriours    時間: 2008-7-21 03:03 PM
標題: 回復 7# 的帖子
你说的这个是什么啊 ？. u5 h- e# A7 b# l& x
analog 真的好难啊，希望有经验的大大能多多传授经验
作者: seebay    時間: 2008-7-21 04:16 PM
感謝這麼多前輩分享經驗，小弟之後也會用到，這邊剛好先複習一下這些觀念
作者: pwon    時間: 2008-7-22 08:54 AM
讓我學習到另一個設計的計巧，OP算是analog最常用的元件，謝謝大家。
作者: presto009    時間: 2008-7-22 04:58 PM
標題: 謝謝分享
感謝大大分享經驗，自己也想在這學到東西
作者: hillljason    時間: 2008-7-23 08:45 PM
目前也是在學習中...
  [) e; z1 I+ M" x1 ]$ H我也想要了解一下...
' d1 o  I7 X! NICMR如何才能大一點呀??
作者: e70302    時間: 2008-7-30 10:38 AM
想看附件                       
4 o* U! ?' z) ]% I謝謝你的分享
作者: summer1982    時間: 2008-8-3 03:31 PM
谢谢各位大大指教.9 {+ F4 b' R, [  m7 N
受益匪浅啊...最近小弟也在搞op amp..真的弄的死的心都有了...超级郁闷!
作者: peterwu5    時間: 2008-8-3 07:42 PM
新人報道，受教了，多謝分享資料，小弟也在學習中，也有同樣的困惑！
作者: 沈爺    時間: 2008-8-14 12:39 PM
標題: 大家都好強啊
大家都好強啊
5 R1 F" h. ^+ u& L" p以後可以看大家的po文; j0 E, u/ q! W; r/ [8 N7 X
學學東西
作者: mingyu0124    時間: 2008-10-7 11:36 AM
想看附件        3 \( j# X4 M+ H$ Z
謝謝你的分享
9 _. _# z, p# c& u) H, ?3 H" \
作者: YuanII    時間: 2008-10-11 07:52 PM
小弟也剛做fold cascode OP1 [# E0 P2 b" J! F' y! r
我絕得你先決定你要的電流0 S- J2 K% d6 I
在估計你要的ICMR
- Y9 w+ z& Y+ E( `在下手去算SIZE, a+ e/ u5 z, D
Razavi第九張有提到8 v. Z. e) \- \1 ?
妳可以去看看
作者: yalon    時間: 2008-10-12 12:00 AM
樓上 vince 大大 有提到$ w3 p2 k* M' M5 c. }- G

& c6 \0 e% l# ?+ Y% Z! v2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
+ l0 }6 _0 t+ z4 ~. {6 N. v$ M' N* V: F" C) D% x7 C) L) }   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region4 m9 F6 a% Y5 i: Q+ t! y, V( E. l  i% S# Z; ^% ^# Y' H$ S
   做了也是白做
) A6 J+ n: M4 O! X  S
# k7 D8 ]" r) _  [; Y! s這意思也就是說....rail to rail 的 op 是因應以上的問題所蛋生的嗎 ???
. q2 ~3 y9 @, g5 |給版主 意見 使用 rail to rail op 去建構 LDO regulator 是不是可以解決所有問題.% B! I' r9 N; P9 f; t$ {
這樣建議合事嗎.
. q# M$ f$ w+ Y& }
( g9 X% e+ i5 H( }共勉
作者: skiptoo    時間: 2008-10-12 01:04 PM
大家讨论的好火热阿 ，进来学习学习 ，
作者: mayluli1981    時間: 2008-10-25 12:25 AM
標題: 3Q
感恩分享! p. a: j6 [% l  K+ B1 v0 J1 |; s
matlab 跑比較快 simulink 組應該比較理想
作者: semico_ljj    時間: 2008-10-26 10:35 PM
標題: 回復 17# 的帖子
如果输出电阻固定，那么Ibias越大，Gm越大！这样的坏处是功耗增大！
作者: semico_ljj    時間: 2008-10-26 10:50 PM
65nm的看来真是难做，180nm的70dB都是不难的！有65nm的模型吗，自己做着玩！哈哈
作者: jim711    時間: 2008-10-27 08:16 PM
正想研究regulator  philip的paper下載來看看  謝謝
作者: Zuman    時間: 2008-10-28 08:05 PM
看完讨论，感觉fisher大大太强了！！
" h! m8 o$ A0 Y对了，对于输出用PMOS有这么多好处啊？但是不知道为什么？希望能有人解答，谢谢：5 W8 {# u% K) ~) p3 `
）
作者: luyan923    時間: 2008-10-28 08:20 PM
很遗憾，觉得这么激烈的讨论我却看不到电路图，看来还是积分不够了啊
作者: j_ytao    時間: 2008-10-28 10:36 PM
我今天也在调一个flod-cascode，0.5u的工艺，工作电压为2V，都快崩溃了。
作者: james7232    時間: 2008-12-10 01:46 PM
感謝各位的討論~~~讓我獲益不少~~謝謝
作者: shaun0815    時間: 2008-12-11 11:18 AM
小弟最近也卡在folding_cascode的問題
& j9 T( Q8 C- W: |0 P對於這問資料 我想我會用的到的
0 H- q1 p& O8 `% K* S1 e感謝分享∼
作者: deg326    時間: 2008-12-11 02:55 PM
很熱烈的討論，看來小弟也要觀看觀看一下。
: N7 i2 o$ B4 b# G* L順便可以載個附件來研讀，真是很好^^
作者: ericlee0825    時間: 2008-12-17 03:46 PM
標題: 回復 16# 的帖子
類比IC設計真的是要不斷累積經驗呀~* `0 G  b4 p& a3 _
多看paper 多看書 一定有幫助的!
作者: cloud_zj    時間: 2008-12-17 11:11 PM
在Martin和Baker的书里面提到过选择输入对和共源共栅管子电流的比例问题，电流比例可以影响运放的带宽。还想比较好的选择的比例是2：1
作者: skydream    時間: 2008-12-18 01:36 AM
感謝以上各位大師的意見; M* _6 Y9 ?: s2 ]6 Z$ Q3 A
讓我收獲良多!
作者: mixsignal    時間: 2008-12-20 12:40 PM
怎么看不到你的图呢，难道需要回复才能看么？$ P2 g# l  O( I9 x1 x
！！！！！！
作者: semico_ljj    時間: 2008-12-21 01:07 PM
偏置设好了，增益也就差不多了！
作者: anita66    時間: 2008-12-24 11:03 AM
這問題也困擾我很久了,非常感謝各位大大的無私分享與教學, 3Q~
作者: chh_atyh    時間: 2008-12-24 04:04 PM
標題: 回復 7# 的帖子
folded的調整真的是常常傷透腦筋,- s: V+ z+ h# u& W! B! I
謝謝大家提供的資訊,- v0 h0 i) Z% N. h9 d
趕快下來試試!
作者: Sgw    時間: 2008-12-26 12:04 AM
有文件可以下載!!感謝大大分享!!目前對這方面也有在研究。
作者: xp212125o    時間: 2008-12-26 12:47 AM
對於剛入門的我
$ q# X+ }( m- C4 ?/ K3 x8 r這些資料都是非常珍貴的; U- _. I8 ?5 o8 \% A; t. P4 W4 Z
感謝各位的問題
作者: semico_ljj    時間: 2008-12-26 08:44 AM
標題: 回復 29# 的帖子
0。35∼0。5工艺 80 dB没有问题，不是很难调！
作者: iyahsue    時間: 2008-12-27 05:45 PM
very good i think it is better for me
+ m, g% B2 m6 G0 e. b$ N5 othank you very much
作者: caesarxl    時間: 2008-12-27 06:18 PM
这种技术讨论真是让人受益匪浅，我最近在学习模拟电路的基础知识，谢谢大家这么开放的讲出自己的想法和建议
作者: caesarxl    時間: 2008-12-27 06:24 PM
对了，为什么看不见楼主的图片呢？是因为我在大陆么？？
& f0 H/ W# R0 z0 i。。。。。。。。。。。。。。。。。。。。。。。。。。。。
作者: wtc    時間: 2008-12-29 01:11 AM
剛好也在學習相關的電路! \( e$ j- F' P/ v2 _
大家的意見讓我受益良多
+ T$ ~) s, e5 A3 M0 v: W7 w/ W非常感謝各位大大的無私分享
作者: wenlin102003    時間: 2008-12-29 10:02 PM
希望能一睹此篇文章的设计,受益了
9 }4 J* e7 u; o/ A! `& v) B3 C; \7 D,這是個好東西!!,tks
作者: sensing    時間: 2008-12-29 10:24 PM
小弟最近剛出ㄧ版folded cascode OP的shuttle, 個人覺得如果要調到高增益的話,
5 R# Q6 l  i5 {# U- N' o$ A5 a應該連同BIAS CIRCUIT一起下去考量, 才會比較接近實際情形, bias 條件如果不佳, * l( N! u4 X5 }; T* m# }4 m& ~0 r
影響的不只是增益而且output swing也同樣會有影響, 最好在output stage上在加2 p5 Z. F' d% A) P0 [
ㄧ級BUFFER 比較有幫助.( [+ i, d5 g4 b
0 [( t4 a; u2 @
另外, 當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF
; o6 ^+ m% P8 W- x這時可以將substrate改接至SOURCE端減少BODY EFFECT.4 e/ P7 Z/ w! q1 e0 e: t
4 D+ _8 Y$ S' F$ V+ l, Q6 Y
調整上彈性較大, 以上小弟淺見,請不吝指教
作者: herokobe    時間: 2008-12-31 07:30 PM
標題: 回復 7# 的帖子
最近剛好有在設計cascode電路，從這裡面的回復學到了不少。
作者: langzizhengfan    時間: 2008-12-31 08:05 PM
It is a good subject!獲益匪浅!!!!
作者: lee1207    時間: 2009-1-3 09:26 PM
身為雜魚的我~只好多看多學點~
作者: layoutarthur824    時間: 2009-1-18 07:07 AM
標題: 回復 7# 的帖子
來看看大大提供的資料是什麼# F' _5 s+ Y, U% v5 F
希望學習相關提高OP增益的知識
作者: HanGu    時間: 2009-1-18 02:08 PM
我感覺你的mos device length太小了，會限制住你的ro。1 stage的folded cascode 60db 很easy的。
# B4 a& F* k, w我一般的都會確定電流，然後再根據input/output range確定好 vdsat,最後size就出來了。然後看各個spec，調整一下。
作者: sp065441    時間: 2009-1-18 05:28 PM
謝謝分享此篇paper# R6 b  N7 {; P9 Z2 Q6 J2 ?& y) ~
趕緊下載來閱讀3 `9 U" S3 n; y3 O; L
感謝無私的分享
作者: jesseyu    時間: 2009-1-20 06:08 PM
標題: kank
I'd like to see what the paper talks about the folded-cascode
作者: hubertchen    時間: 2009-1-22 11:49 AM
標題: 回復 81# 的帖子
多看別人的珍貴資料來增廣自己的見識,為了以後發展或許有幫助....
作者: sean_huang    時間: 2009-1-22 01:26 PM
請問folding_cascode 一般會用的多嗎?  什麼情況下用。我大部份就用到two stage 而已。
作者: 賴永諭    時間: 2009-1-22 08:29 PM
thank you for sharing this material
作者: ericlee0825    時間: 2009-1-23 07:28 PM
標題: 回復 12# 的帖子
OP的設計真的要多看 多做~
8 J0 [% q3 l* l, F久了就有感覺了~
; f; K: Q) T3 J5 j建議多看類比IC設計的書 像是Razavi、Martin、Allen的
作者: gmcycle7    時間: 2009-1-24 05:32 PM
小弟的專題也是做fold cascode OPA，看到以上的討論，感覺收穫蠻多的，' r, p, _; R  I6 s( z6 u8 M
原來設計一個單級OPA沒有想像中容易
作者: lccko    時間: 2009-2-3 12:15 AM
標題: 回復 7# 的帖子
thank you for sharing this material
作者: jevil    時間: 2009-2-4 01:24 PM
学习了，为什么我看不到图哩，晕呀，大家的讨论很有意思哦。
作者: frankiejiang    時間: 2009-3-5 01:11 AM
原帖由 st80069 於 2008-5-21 12:46 AM 發表 5 Y/ `  x/ M2 Q5 }: D/ a
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。+ h! t; A) R5 j8 i* u2 L
謝謝hiyato大大提供的PAPER......: ^9 s6 t" d/ W8 v
回vince大大，
+ _/ ], G* d9 c1 {load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
- x# _# E4 Y, N# j' g+ p  I剩下的...恩 ...

) ?, b9 l: Z! L  g; Y, y* Z调W/L并不可以改变VTH，不过VTH跟L的值是相关的！
作者: pcanin2002    時間: 2009-3-5 02:55 AM
感謝大大低分享唷
6 Z3 d/ x% g& K+ o% n來器下載囉
# g/ a1 F8 b, k# q4 E想必那份PAPER裡面有許多經驗的東西" Z3 E% v; A: k, j8 A! ]
等著我們去了解
作者: hsn99    時間: 2009-3-11 07:49 PM
thank everyone!!!7 o- I6 f* l& j8 `" Y/ Z( V
: X& }+ \  ?7 y
....................
作者: fbi    時間: 2009-3-17 08:23 PM
標題: 回復 7# 的帖子
感謝分享論文# s8 Y" C! N6 ]: A
多看一些教科書或paper幫助很大
2 V& a( J; x( e尤其是類比IC設計~~~
作者: doc    時間: 2009-3-17 11:44 PM
Mok在PMU也算學術數一數二的...
+ L7 ~9 N! i! t他的paper應該是很有幫助的...
作者: sanlm    時間: 2009-3-19 06:39 PM
我也卡住了  好討厭喔
6 ?: z$ A: d- C9 f9 V9 h不知道能不能做出來1 W9 ?! u( {9 x6 f
我要FULLY的
作者: minijasmine    時間: 2009-5-7 04:37 PM
大家讨论的真棒！
% p9 d( N6 v9 r2 ]我的一个经验是：如果OP的DC gain在不同的corner下变化较大,多半是在low gain时有管子进入triode area，这时需要调整bias电路。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2