Chip123 科技應用創新平台

標題: 請問在Layout如何數位與類比 [打印本頁]
作者: likewind    時間: 2008-8-21 05:09 PM
標題: 請問在Layout如何數位與類比
請問一下各位大大...( P% T3 a: n' T1 ~" h
小弟想要學Layout% Z2 L0 Y# \% D% {
現在先從數位的畫法先學起，慢慢在學類比的畫法...6 q* W' l0 @, `; P" m
% n& e/ I5 t; M5 ~6 y
問題:( {# B1 t1 B. @+ ]
1.如何去分辨數位與類比?(在Layout上)
! `  d$ O4 E7 G7 w  ^. B4 ^+ C3 {2.數位與類比畫法的差異?( V* J+ O+ a, r
3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
8 W+ t4 a- Y! J% O8 d0 R0 a2 R4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??- t  F0 a/ l/ }2 {
拜託各位大大嚕...謝謝你們
作者: 小緯仔    時間: 2008-8-22 05:15 PM
電阻電容的layout方法
/ M+ L0 t, i# m7 Y# n$ M9 h$ e9 v4 x! T& n6 z6 p0 f
在論壇應該可以找的到( c. g( K; g& H. b9 [4 k
http://www.chip123.com/phpBB/vie ... ighlight=%B9q%AA%FD
) w$ t& {' o2 K) \/ n1 g
3 ~2 G$ f* |0 J( I$ ?* Q) R# F我覺得要學好layout 對於製程要也一些觀念
7 A$ z1 f3 s6 u5 Z& A# k. _' N* w8 [3 ?6 o1 p
這樣子才知道自己在lay什麼9 g+ c0 x$ ]/ t0 ?; G) `) \

! L% J$ Y* R/ J. x在製程上會有什麼影響，可以嘗試把一些簡單的layout
5 R0 e9 O3 F1 e/ {# J% {' e6 o; t: z; r2 x
隨便劃一段，將他的橫截面畫出來
作者: likewind    時間: 2008-8-24 04:57 PM
標題: 認同...
嗯嗯~我認同這位大大ㄉ說法
. R% D9 F" p, s: t. A; s製成觀念也是很重要滴...9 X" x! O; U% [+ }/ Z
課本上的截面圖..." B+ A6 J  ~2 y' U! h3 {: u6 {
經過學校上課...小弟有點概念了~( d6 A7 @7 k! |/ V. n2 z
謝謝你~
作者: 小緯仔    時間: 2008-8-25 02:56 PM
別那麼客氣啦！) {  j4 a! I5 o: c3 M. f
' n0 H( O+ I8 ~9 t
我現在也是學生
! Y/ ?, G- ^1 a$ |: G( ^, V+ n( k1 v' {. i+ j; N4 @6 i
或許只是比你早一些時間學到而已6 g- `% ~4 l: {
* U3 c' h* ]5 ]5 e7 R2 c- y
有問題都可以在一起討論
作者: sw5722    時間: 2008-8-29 04:23 PM
1 比較模糊的說法,類比的mos尺寸比數位大,比較準確的說法2 M4 q: V3 K: M. F2 o  G
   要問rd.
2 C, }" c- c6 p! I( }' t& _" m5 S2 數位比較自由,mos要折就折要跨就跨,除非rd特別交待,不然
; i0 `' Z% s7 S( _+ Y  a; a   就是越小越密越好,類比的話,比較龜毛,接線一定要metal,跨線
9 N3 N% A( k- I/ b' N$ H$ [2 V   也要講究,其實就是designer依據電路去主導layout8 g$ [0 e7 j( V5 e
3 每種製程都會給你一些參數,去計算,通常是多少面積有多少值
8 t5 M( R3 ^- V( S1 O8 q( I3 z& H   我知道電阻有一個公式是這樣,R=(參數)＊L/W(是從R=q*L/A延- O  z+ k& Z9 ?$ O$ x" w) H) F
　伸ｑ是介質係數)．& X2 U/ ^; f- [* y( J6 y
４多看多問多畫,其實也沒啥難.
作者: linger809    時間: 2008-8-31 01:36 AM
1.如何去分辨數位與類比?(在Layout上)   2.數位與類比畫法的差異?
3 s6 p' k6 M) H( z/ F% l( i數位和類比只是概念上的叫法.所謂數字就是只運算出結果0,1的電路再加上時序,構成控制和運算電路.而類比的輸出結果是和time,input-swing,phase,有直接的關係,輸出是綫性變化的.類比中也有數位的divider,pll中的pfd等都是數位的.只是在layout時我們對數位的比較不關心,可以放在一堆就好了,而類比的我們要把foudry生産的誤差考慮進去,比如說橫向縱向的梯度要考慮,要將誤差减小到最小就要匹配好divice,比如difference input的對管一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好
2 f! j  g- t! |4 R
! T1 n! p& F5 X1 R3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?. i6 S; C3 U& V
一般layout時,virtuoso可以直接用xl把device從pdk中調進來,如果你用laker的也是可以根據你電路的標值從pdk中掉進來.至于計算方式foundry針對每個工藝都有它的計算方式,電阻一般是r=rs*l/w (rs是方塊電阻),有時把端頭電阻也計算進去(如rhpoly沒有rpo的部分(tsmc叫rpo,smic叫sab),lvs文件也有寫怎麽計算.有時也把工藝的偏差都計算了,不過這個不用你關心,foundry已經幫妳考慮了.+ b5 v1 W. B1 i% f3 P7 m2 f: V
4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??0 U) r* p3 ^- {! ~$ U
多動手layout,多看design rule,多layout大模塊ll,ad/da,以及拼接總圖,esd環路layout,tapeout后查看問題等) n- T' P' i; X+ x+ ?2 q
$ L/ _! @9 b; [  X# U+ N
希望對你有點幫助
作者: CM168899    時間: 2008-9-1 11:21 AM
上面的大大說的很好) G1 U5 R: d) t8 ^+ r
我覺得多做自然會有經驗累積6 L' I# R% `% l- |
會越來越有sense
作者: ker    時間: 2008-10-1 12:11 AM
一定要注意匹配,中心對稱或者dababd(d代表dummy) 或者  abba的方式,有dummy前一種情况比較好,沒有dummy后一種匹配更好0 Z% E: T3 R. I" M( z. B
% e+ y5 }6 ]& b  P' c
第一個問題
  V( {  }9 R/ E; i, ?+ K: p想請問一下上述的原因' s! z6 \5 t1 ?. ~  v; v' ^
第二問題
" v2 E4 |% x  }4 c* n- o7 Y" v: h因為剛學LAYOUT  幾乎都會加上dummy  是所有情況都加上dummy比較好，還是以abba排列不加dummy會比加還好% Z8 j7 H! u3 {  y+ Y3 a$ J

2 z% I9 k, I6 H6 U6 `請指教  謝謝
作者: Avril    時間: 2008-10-1 11:04 AM
abba排列不加dummy會比加還好
, V% X6 ~0 ?; ]' A& c: K6 ?
5 ]5 `7 q+ @8 Y  N這句話應該有待商榷吧9 ]- z% L" ?9 t
如果挑剔一點, ab device尚未maching+ E- d  h* ~! k
若dabbad, 會比較好點吧, 7 ]) s! w0 n0 B2 a) Q3 j7 \

4 N! p3 K5 ?0 m" S8 K( {; u每家公司都不同, 討論討論囉
作者: angala    時間: 2009-3-5 03:54 AM
通常類比電路會加上guarding,數位電路就不會考慮了^^
作者: pkjordan    時間: 2009-4-23 02:19 PM
數位應該就是是傳送簡單的0 1 訊號) n4 G! o! X# p2 G- B3 u
在layout大概只要線跑的過就ok# ?  y5 M) U& A) h! y
除非一些叫髒的clock訊號要特別注意) [# a& u% x* v; E

; }1 B/ U! x1 D$ O3 O. ?類比訊號就會比較雜亂 (高頻 電流量 等等)
$ h5 a$ g% L3 f* s) K所以在layout上要特別注意到跑線問題 couple 干擾 是否要加shielding等等問題 比較需要經驗累積
作者: clarkhuang    時間: 2009-4-23 10:13 PM
問題:3 f4 W7 x/ a( u  d' B& \
1.如何去分辨數位與類比?(在Layout上)
+ u; I' m/ ?  U" Z9 n應該是以電路圖為依據......我猜的(類比會有清楚的被動元件)
; i, U) ?6 f2 C% t7 G2.數位與類比畫法的差異?6 A% Y+ V3 x' q  q% r
如上面有大大提過   加NRG或是PRG 這些都是類比 必要的7 y# U2 D0 N8 N. c) |5 B! s
數位求面積最小化! z0 s7 n0 \/ |* j3 r& E3 g. P
類比講究對稱 匹配  電氣特性 為考量
- l8 a1 o$ C/ e如有不對請指正
作者: ecalfs    時間: 2009-5-1 02:38 PM
類比layout考量較多元, 需累積很多經驗/ `* t/ k, C+ r( t; b0 Y( v
必須要更了解電路特性, 一般需要求designer提供layout gideline8 C# y1 f; l& e$ f
否則容易有問題
作者: BOGY    時間: 2009-5-4 09:08 PM
在晶片佈局(Layout)考量方面，類比(analog)部分與數位(digital)部分所考慮的方向不同，所以對於在佈局時，方法也有所不同；數位電路最主要考慮的是面積的考量，故通常都先製作單位元件，將VDD與GND的高度固定，每個單位元件都以此高度來佈局，不用考慮noise及match之問題，其最大原因為數位電路的noise margin約為 ，所以雜訊免疫能力很高，而元件之間的對稱問題，也不用考慮，
" E; P& V& T* |: H
# [7 n% t, Z' D! o" C6 |, m但在類比電路佈局中，對於對稱MOS必須盡可能的match，使MOS可以同時受到雜訊的影響，讓雜訊變為共模訊號，則在OPA不會被放大，進而不影響訊號的正確性，如Amplifier中的input端。一般的方法是使用common centroid來達到目的，在MOS兩旁加dummy可以防止周邊元件對其他MOS的誤差所產生的影響。而在MOS的周圍加上一圈guard ring，可以盡量減少雜訊對於MOS的影響，以達到保護電路的效果。# o6 v$ P. U! t+ f  {  d) k5 |

3 {2 T  T, x( K- r在Layout電路的元件擺放位置，需要讓MOS與MOS之間的間距為minimize，且MOS之間的連線路徑盡可能成為最短路徑，使得線路上的寄生電容與寄生電阻盡量減小，則產生的效應對電路的影響可降至最低。, {" G1 {+ v  P/ r+ p" ~( B
Power lines的考量可以從多方面切入。例如在VDD與GND的連線路徑上，因為連線路徑必須承受電路整體的電流，使得我們必須加粗連線路徑，以提升路徑上可承受電流的程度，避免連線路徑因電流過大，導致大電流而燒斷連線，形成斷路。從另一方面考量，因為我們加粗Power lines，使得路徑上的寄生電容變大，當power line有雜訊時，可以透過此寄生電容達到減少雜訊對於電路的影響。- I" V; C' u. q4 n/ f! S4 I
8 i8 y2 w, V, U4 y8 |. ~
其實講了那麼多，還是要多多練習如何編排MOS元件的擺放方式。還有就是設計電路方面自己也要懂一些，才知道為什麼電路要這樣子設計，這麼一來對於電路的了解也會更為精確、也可以考慮到更多的效應。
作者: seuzhn    時間: 2009-6-3 10:36 AM
类比的尺寸比较大7 u" A, y9 D7 e, X
而数位一般是最小尺寸
5 f8 v- [: c' Y% B1 ^这个方法比较简单可以分辨出2中的不同
1 Z8 P, q# P% b: @: g+ v5 q很多的东西都很难一言蔽之，要在联系中体会
作者: lin.weite    時間: 2009-6-11 12:51 AM
1.如何去分辨數位與類比?(在Layout上), |  o: u* L0 o9 K
2 y% `; T5 S& n  T
RD設計出來的電路是Digital,就是Dgital Layout3 ^$ h  c, R0 M0 C% D2 z$ [# d
RD設計出來的電路是Analog,就是Analog Layout
/ |8 A* [/ n7 j+ d- U8 J5 m4 T( u% |在Layout上沒有很明確的去區分
: Y. `+ o" y$ l在製程上倒是會有所區別' G* ?8 k; S/ U) b6 k2 c5 R
一般常用的製程有. v3 |. q1 f$ a4 u* D; U# `$ L8 G
CMOS製程(有純Digital,有Mix Mode)
8 z7 t9 v/ ^0 H! S' iBiolar製程,Bicmos製程,BCD製程....+ I+ ]$ E: g1 q) ?
就看RD設計時所需要的元件,工作電壓...去選擇囉!!; @! V! z/ M: Y; x
. p1 ^0 [8 a. K) Z
2.數位與類比畫法的差異?
' }% z  X/ y% z! V! @
+ `! L. J/ A0 Y# H1 j3 f! A9 RDesing Rule是固定的,很少會因Digital或Analog而變! I5 O8 Z/ y4 E! |2 e2 I
要說Digital與Analog的畫法差異0 f7 Y" Q" d% k1 F. H5 w# k
應該說是在Lay Analog要注意的地方會比在Lay Digital時要多+ U! P* Q  r. z; T
通常Lay Digital只要符合Design Rule就可以& p" o- l- H3 I) r* m1 M
但Lay Analog時有些原件的擺放方式就要注意囉!!% g% s; t% j# Z1 _

9 _: E# i: }1 p: q/ D$ B3.類比的電容與電阻怎麼樣去畫與如何去算它們的值是多少?
6 n3 d2 E' z$ _: o+ Z" `9 U; s3 I! S1 R3 r
電容,電阻的產生,取決於你使用那種製程
, w" V3 t" t" b& w- v電容一般常用的有Mos Cap,Poly1-Poly2 Cap
: S9 Y: S; U- B" x( L# {  H電容值算法,一般FAB廠會告訴你每um平方有多少pF, p  V( }# d/ H# p' \' d% s
每家FAB的Oxide厚度不同,所以電容值也不同2 Q; j$ L) _# ?, P
電阻一般常用的Well,P+,N+,Poly,Poly2都有
: e5 L1 L" v: k/ Y$ y& w  B阻值每家FAB也都不一樣- m3 R) y5 F) [+ f$ i; [& |9 @

$ m$ E8 R0 P: w6 Q1 C# l7 y  a' v8 k4.小弟不知如何去學好Layout可以請各位大大給點意見嗎??
2 i: k1 O4 G4 Z4 H/ u
$ z3 O4 M0 @/ D多拆幾顆IC,看看別人怎麼Lay,以及為什麼要這樣Lay!
, T) `$ b' {4 i8 _1 X應該能多少有些收獲吧!!



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2