原帖由 sensing 於 2008-10-13 10:44 PM 發表 ( R) k0 o, N, ^" a& `3 R
請問CM168899, 9 j7 [/ K6 W4 b
3 E$ W5 ^9 W8 k5 |- d* h
共用drain 會讓RDS變小的原理是甚麼原因呀?小弟不解,煩請解惑, thanks
原帖由 sensing 於 2008-10-15 11:10 PM 發表
可是從書上要降低RDS的方式無非是加大(W/L) ratio, 或是提高(VGS-VTH),& C4 ]5 a6 B/ m' p
' f7 r2 ?, q! ?0 ?& x$ l# b) R
因此通常POWER MOS的面積都不會太小, 所以才有書上non-conventional的LAYOUT方式7 v+ ]$ S- E" e1 [6 Q$ R* g9 u
目的也是提高單位面積內(W/L), 因此小弟不解POWER LINE ...
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) | Powered by Discuz! X3.2 |