Chip123 科技應用創新平台
標題:
關於PLL的頻寬
[打印本頁]
作者:
adamsnet
時間:
2008-10-10 11:19 PM
標題:
關於PLL的頻寬
我看書上說
$ c9 i3 ]7 V+ E5 l/ }. _0 u& q* d
"迴路頻寬太小則迴路反應慢"
' h7 Y2 w/ G$ z9 e: ]" z/ F
我想不透這是啥意思...QQ
' q9 U+ |& U* @5 I8 ]
) X2 V- D( p+ j: ?; ?7 N- M
以前學的頻寬應該是定義w3db(high) - w3db(low)
( b1 X) O6 Z3 o8 \. g F0 j1 L
所以直觀就是操作範圍要在頻寬內
& z7 u! r7 x$ X' q! X
但最近看了一些書
- n2 \8 j4 ]8 ?2 Y& k( H
有點搞混
# F! F+ b' n1 o, v" ^
想請問各位頻寬有沒有代表啥物理意思
* P" e: f5 F9 H+ @7 P
(ex:追的速度快之類的)
6 X* ^( P/ C8 R5 z' u0 P
感嗯
作者:
layoutarthur824
時間:
2008-10-11 03:54 PM
標題:
ㄎ
迴路頻寬~~ 要看電子學 迴路頻寬~~ 要看電子學
' M5 L- Q0 W. r; M- M6 ^
這樣教你 你才比較懂 你先看看書 我之後再回你
作者:
apiapia
時間:
2009-1-7 11:09 PM
迴路頻寬小，迴路反應慢 也會造成鎖定時間變慢
( E! o- [8 i+ p5 e
但此得到的優點是得到較低的phase noise
作者:
nesty.tseng
時間:
2009-1-9 02:57 PM
對PLL來說,
/ V; s& }$ t0 p |
頻寬大 -> lock快 -> 但是jitter較大
8 @: m( T7 g, v4 [) b5 O- u8 \
頻寬小 -> lock慢 -> 但是jitter較小
作者:
Sgw
時間:
2009-1-11 08:47 PM
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
作者:
jinwar
時間:
2009-2-3 04:02 PM
所以說這是設計PLL的trade off.
1 e! U9 n! l) e$ b9 i+ l' c0 [/ N* u
人人都想要jitter小, 但又Lock快的電路.
作者:
BIJM
時間:
2009-6-12 01:39 PM
標題:
這就是PLL的精隨阿!!
讓小弟我來稍作說明一下!!
& K1 G l7 d, j$ O+ _
# _/ P1 T6 d z, T
Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
R& T% Y% o, L/ m; I
; K5 q& g5 p7 t/ R+ J
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係
, l6 v+ |9 {5 {$ v5 q
9 W% S! P& u y! `* j
而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
* | U& F% q. h) V
: e) A8 Z" m1 q. ]& u$ q
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
( P8 P9 | I4 J! K. b
4 ~1 k8 i- c( Q% x4 k* b) a' r
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)
+ t+ c" [* K4 e1 X
2 {% H6 _8 [: z5 c
1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
$ g, ?) B+ q1 ^, c# _ z
m, Q: {& d( k5 \+ F) X5 v, h' W
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;
# a& l! q' e2 [& D: \( R# k
/ i/ B5 ~# E$ V% ?+ B2 K: d
以簡單數學式來看 :
大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
& @9 A% G7 b/ }! \% Z: r, G u. x, J
# w3 z3 W0 x/ ~3 b
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長
5 ?, i3 \% F2 w* d1 f/ w
+ w5 ~' f1 l: _" y
總結 :
" o0 R4 X! E6 |, ], a$ j) A9 z- O& ^
; b+ E5 h, \( `6 y# Q4 i0 ]/ [4 r0 A
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快
' Y1 h5 `2 e3 l4 K$ m- t
, r0 \1 S, Z; i: s' E
小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
$ w% N2 A: F8 \* @
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
; H4 n, P+ E+ i0 U4 L) Z
0 y( G. o; Y+ l V1 Z. w I
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來
`% O4 {) t, f2 K- _+ t" Q" _3 J
% Z+ {% k2 f# |# A
1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
+ _2 Q. {* l# S
! m( i2 J7 l) H
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
. G7 P J/ O' w" d. m7 E
+ Y& z8 S$ M# \
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，
1 s; _* ]$ o, G$ E k) v7 s
x8 Y8 m, _% {! Z) q+ N3 Y
迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
R! r0 q$ B5 n/ L3 N
6 w/ p& `9 w: I3 y: ]# n$ {
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~
作者:
garyinhk
時間:
2009-6-12 04:17 PM
瓦，很多內容，謝謝各位大大~
4 v! B! b. `- F3 I- c* A. T8 U G$ n) h
謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~
作者:
jesseyu
時間:
2009-6-15 11:42 AM
Very good answer, I've learned a lot
作者:
pk741214yhj
時間:
2009-6-18 11:40 PM
B大好厲害喔~!!!
9 g) E5 \6 ^5 G/ t" h1 G
超感謝B大的講解~!!!
; N& k+ @6 N1 A; Y; c! }
剛好跟大大有著相同的問題~^^
作者:
brooo
時間:
2009-6-19 01:14 PM
謝謝B大的解釋
4 v* K" G9 v: D- }9 W8 l
m. u$ ~# m: f/ u
最近也是在想這些問題
, x: l0 {" e" X) s" o/ B
) a8 g$ L+ W U0 B/ P
但是沒有像七樓大大這樣完整的思考
作者:
analogsword
時間:
2009-6-23 05:08 PM
谢谢上面的解释
7 Y/ \2 w H9 i3 I4 a+ Z
真的很详细 透彻
: B" }; Q2 m7 y0 Y/ t7 N2 r( \
谢谢了
" P' [$ }. ?6 B6 k: K
作者:
gyamwoo
時間:
2009-7-13 04:04 AM
建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。
作者:
roman123
時間:
2009-7-24 01:37 PM
感謝大大的解說和提出，最近正朝向這專案邁進。
作者:
deltachen
時間:
2009-11-24 02:50 PM
Very good answer, I've learned a lot
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2
感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!
