Chip123 科技應用創新平台
標題:
如何實現layout
[打印本頁]
作者:
deg326
時間:
2008-10-24 11:35 AM
標題:
如何實現layout
請問一下在.35um的p-sub製程中，如何將nmos的body和source接一起，而不接地?
作者:
man52013142002
時間:
2008-10-24 11:51 AM
沒辦法吧
& n* A+ u7 p& g( H
) D) B, j6 |' S' w/ Y
不是違法電性
/ i* l: c; l/ I) X R0 {5 }
5 k3 ]8 e' C+ c& g2 w/ j
我是這麼認為啦
1 y: K+ O7 {9 ^- C [6 g
/ x. v; U$ r1 m3 }& [) ]
可能有錯誤=.=+
作者:
yalon
時間:
2008-10-24 12:32 PM
Dear deg326 :
9 l5 @/ Z+ _$ C9 K" `
你要把 nmos 的 pwell 跟 P-sub 隔開,
* y" u" G4 ~* e( {
Process 上你就須要有 Deep-nwell 這一道製程 (dnwell).
; M( H( P# \# |
% K3 ^3 G. t# R7 v$ [
如果沒有 整個 nmos 的 buck 是跟 substrate 是連在一起的ㄛ.
$ A0 F) D/ n* \" C
3 g! D$ F, ~5 _1 R& g8 s r! @
共勉.
9 _) J/ I( g O. d$ k
作者:
deg326
時間:
2008-10-24 02:52 PM
感謝各位大大的回答，小弟要的答案已找到= =+ 。
M# B9 B9 X' T: W, z1 W5 V+ k
在我使用的製程中，不是twin well，也就是說沒有dnwell，所以只好改變接法了。
作者:
skeepy
時間:
2008-10-26 11:43 AM
很多製程不是都有ISO NMOS提供給使用，
" v/ D3 R! u! ]4 r0 T* h
這樣NMOS的S%B就可以不用接GND。
作者:
deg326
時間:
2008-10-27 10:23 AM
標題:
回復 5# 的帖子
小弟剛找了一下
; V% v/ \& U- C' R( ^" g! g
lvs檔中並無iso
) m7 K6 O$ Z# o% ~9 w
不過還是感謝大大提供這訊息
: P& q( r9 i$ X
至少以後要這樣做的話
" g6 b7 M& @5 o# U, g7 k9 `' i2 M3 n
可以有個概念
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2
