Chip123 科技應用創新平台

標題: SCR of ESD Protection in Submicron CMOS Technology [打印本頁]
作者: semico_ljj    時間: 2008-10-31 01:12 PM
標題: SCR of ESD Protection in Submicron CMOS Technology
Lateral SCR Devices with Low-Voltage  b6 E; U" F. l8 D$ b
High-Current Triggering Characteristics for Output
& j4 o5 D6 y# V) sESD Protection in Submicron CMOS Technology
. i) q" @, U9 B  V+ U2 T$ O8 d  D; h" @  b" T$ B
IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 45, NO. 4, APRIL 1998
  Q& L$ e/ U) D+ \
) r0 {& J1 q1 g: G2 ~. e
作者: semico_ljj    時間: 2008-10-31 01:14 PM
有实际的流片过且测试过SCR 的ESD效果的吗？据说（非本人经历）0。35一下工艺可以达到6KV（HBM）！
作者: semico_ljj    時間: 2008-10-31 01:19 PM
SCR确实很省面积，但是由于出发机理类似Latch－Up，所以实际应用时要注意防止触发"Latch-Up",这是一大难点！
作者: semico_ljj    時間: 2008-10-31 01:29 PM
我不是很了解，好像大型的Foundry厂（TSMC、UMC、SMIC、UMIC等），都没提供采用SCR保护的I/O！可能SCR技术不成熟，或者有风险！大家的意见如何呢？盼望一起讨论一下
作者: andyjackcao    時間: 2008-12-4 09:24 PM
看看                                                               9 a0 |2 A9 B. y1 \' g% R* m
多谢
作者: semiartist    時間: 2009-1-21 05:14 PM
我的片子剛剛回來，測試了好多次，有一次芯片坏了，不只是ESD還是LATCH-UP，很是鬱悶啊！  
, g! u4 ?6 E: c2 ~- D& U5 e9 k' }( j9 K: B' ^
多謝您分享這篇文章！
作者: jstsai    時間: 2009-8-28 08:21 PM
thanks for your data ..............
作者: kosa1234    時間: 2009-9-18 02:35 PM
不錯的參考資料, 謝謝分享!
7 K9 }( w$ z4 f% [/ g, n& \剛好需要, 謝謝分享!
作者: Chandler_Tseng    時間: 2009-10-16 10:19 AM
This is what I need document....
8 O5 k( q+ Y4 v0 A
" P, W% O2 ~" ^* w9 X  i% U, k
( v' o8 T7 v4 _* |Thanks.
作者: rainning    時間: 2010-2-26 02:42 PM
不錯的參考資料, 謝謝分享!  
9 G) U( P; d3 e
5 A7 b$ Y* m9 @' _: @  ~/ {( c4 Z謝謝
作者: kie01tw    時間: 2010-12-21 08:49 PM
謝謝分享
9 P6 U. z/ Y" r  a
. p5 j' Z; X0 D剛好有需要2 H8 X5 y8 T' h. h8 l% T/ q0 r9 [
下載來看看
作者: szona44250    時間: 2021-8-26 01:35 PM
受益'良多! X' d: j9 [8 [* V+ B
' P' A$ Y5 x* z" G% g* a9 U1 _
謝謝大大的分享!!!!



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2