Chip123 科技應用創新平台
標題:
關於FPGA Rount SSTL I/O and DDR問題
[打印本頁]
作者:
小朱仔
時間:
2008-11-26 12:53 AM
標題:
關於FPGA Rount SSTL I/O and DDR問題
各位先進前輩
3 ?4 V4 W; f2 d1 B/ K" d3 X
小的最近要將設計好的DDR Controller
& |4 n; U$ w; A$ \( d4 D. W
放於Xilinx V5 FPGA內做P&R
& H2 U, ~ D9 i3 w* [! J0 c1 b* m
選用SSTL2 I/O,但是合成完後
2 i" ^/ g8 }- |0 ]7 p C! i
電路都不會動
3 J- Z# p* w# ]- \& u& e* L
不知道FPGA對DDR的連接上
2 s& d$ @2 ~ K, e, a+ V
小弟有什麼沒注意到的
% Z5 p" c* B2 i# e
造成電路不動作
: ^! Q2 [. }* i# d
另外,不知大大們知不知道DDR的動作原理
8 k( }: ?3 L3 Y/ U
可否解說一下
: @9 l9 {5 ?+ X; g9 c# S
感激不盡~~
作者:
tommywgt
時間:
2008-12-15 04:30 PM
不容易回帖討論的問題, 留msn討論?
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2