Chip123 科技應用創新平台
標題:
加入I/O PAD後的驗證?
[打印本頁]
作者:
deg326
時間:
2008-12-22 04:26 PM
標題:
加入I/O PAD後的驗證?
請教一下各位大大,當電路在加上I/O PAD後,然後去跑LVS驗證,可以的。
) M; O t0 b( }' L' j5 N
+ v6 g6 L E* e2 }, j
可以分享一下是如何做到的。
作者:
nebula0911
時間:
2008-12-24 03:22 PM
1.將 I/O PAD schematic (or netlist) 加入原有的 schematic (or netlist) 中; 若是assura是加入schemtic 即可作LVS驗證.若是calibre or dracula 則需整合入原netlist 中.
7 D4 m' m- N* c3 S5 [
2.若是有把握 or 不想驗證 I/O PAD ,可以在LVS command file 中,將 I/O PAD 部份排除不驗.
& T4 j# F7 X8 c/ L' ?; p" \5 v: j
ex: dracula ==> DELCEL @ (cell name)
1 d: v. U# ~" u' l$ j
calibre ==> EXCLUDE CELL "cell name1" "cell name2".....
6 J7 _6 x7 Z# v# F7 y+ x
但是第2方法我不建議使用,有其使用上的盲點.
) P5 a$ g) m' [7 d: w5 G% y
希望有幫到你!!
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2