Chip123 科技應用創新平台

標題: 針對IEC6100-4-2的on-chip ESD 保護設計 [打印本頁]
作者: ritafung    時間: 2008-12-30 03:56 PM
標題: 針對IEC6100-4-2的on-chip ESD 保護設計
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?2 W* j& t0 l: H( G: @1 F, R7 P* @0 B
有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計? * x7 x$ J. |, X1 Z6 ~8 X2 x
我個人認為當IC 啟動的時候,所有ESD Clamp 和ESD diode 是完全在關閉的狀態,所以即使hbm過了+/-4kV,system-level亦不一定過+/-15kV! z9 Y$ \9 t$ r0 z% s) b: l( ^
我的想法正確嘛?
( V+ A3 M3 L) l/ d& F0 l謝謝....
作者: ritafung    時間: 2009-1-10 12:40 AM
好像沒有人遇到這個問題.....; j  K1 C. M* I9 d
這兒有沒有人負責IC ESD 設計?
作者: flypigduncan    時間: 2009-1-17 10:54 AM
System-Level是說沒有機殼的搭配嗎
2 f; \) ~" ~- \) Y$ G- Z目前這樣的問題+/-15KV也是diode的設計基本值了
" U0 i( N/ l1 b所以越好的diode啟動保護越快效果越佳2 [, l- S2 {% w) {& P# Q0 d3 R
但因為是limit值所以會有穩定的誤差值8 l3 U8 D% W& b. G2 L& X. z
大部分要搭配機構去防護
作者: ritafung    時間: 2009-1-19 03:09 PM
是呀, 沒有機殼的搭配, 只是加上一些PCB的external component,我們的客戶說打ESD GUN 是把我們的IC被打死,要求我們改善.% n$ l9 f4 o/ V2 P/ v# }/ I
請問你所說的didoe 是IC PAD 內的diode,還是IC 外的TVS DIODE?6 |/ q& P" [& l) l; {4 d2 d
客戶不用TVS
作者: jian1712    時間: 2009-1-20 04:04 PM
原帖由 ritafung 於 2008-12-30 15:56 發表 4 w! r. D: z- o
請問如果我的IC本身已經達到HBM +/-4kV的要求,但是當客戶在system level上打ESD的時候IC內部的電路有部份電晶體被打壞,那麼我還可以做什麼?- |7 q2 d- g8 H$ A, q
有沒有針對IEC 61000-4-2 的on-chip ESD 保護設計? / i  K* A. k) q8 W, @
我個人認為當IC 啟動 ...
' w& t+ r, N- O

9 s; J+ C) ]% ?) [$ P我有过这方面的经验，我们的片子hbm-6k没有问题，system level 15k也没有问题，外部没有加任何的钳卫器件。不知道你的片子里面用什么样的结构，不要用gcnmos，ggnmos可以用但是目前看来效果不太好，scr的效果很好
作者: ritafung    時間: 2009-1-20 06:56 PM
請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了* @6 p# Z) G$ B3 k" }% J* m* m9 }
ESD protection 則用PNDIO + RC-GTNMOS
作者: semico_ljj    時間: 2009-1-20 09:08 PM
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO？
作者: semico_ljj    時間: 2009-1-20 09:10 PM
SCR是不错，但是几乎所有代工厂不推荐，也不提供，LatchUp可能是主要问题。SCR研究的很多，主流量产产品好像不多见。
作者: jian1712    時間: 2009-1-21 11:42 AM
原帖由 ritafung 於 2009-1-20 18:56 發表
* |) f! ~$ M( z5 ~9 o/ x- l  }  r請問你有沒有做一些ESD detection 的circuit? 我們做的是mix-signal, 很多時候打system level 是IC 當機.. 我可以做些什麼? 我的片子那麼好... 我們的有~100根pin,要達到4kV已經是很好了
: ^$ r& c" [& ZESD protection 則用PNDIO  ...

2 K" m, j  F. K: d# d我们的pin比较少，没有像你们的那么多，不过那个成功的片子用的是scr结构(完全利用其击穿机制，没有加任何的detection circuit)，是自己做的，代工厂没有提供相应的参考结构，现在已经量产，也做过相应的latch-up实验，并且pass.不知道兄弟用的什么样的结构，可否详细的描述一下，如果可以，我愿意尽自己的微薄之力的。
作者: ritafung    時間: 2009-1-21 11:53 AM
原帖由 semico_ljj 於 2009-1-20 09:08 PM 發表 0 O5 l6 q* ~+ g( p
"ESD protection 則用PNDIO + RC-GTNMOS",这个是不是代工厂提供的标准IO？

. |" F5 e, J# H; q: a: f這是代工廠的建議
2 C" p! w: L( h) W而我們則覺得它是最省空間, 我們的ESD design 全是custom 的, 沒有用代工廠的標準IO library
作者: ritafung    時間: 2009-1-21 12:02 PM
原帖由 semico_ljj 於 2009-1-20 09:10 PM 發表
1 w3 A4 s, Z0 j8 o2 j$ qSCR是不错，但是几乎所有代工厂不推荐，也不提供，LatchUp可能是主要问题。SCR研究的很多，主流量产产品好像不多见。
; I. ?. w" t7 A' ^) r" K  p( Y! n
SCR放電的能力是非常好,但它對Process的variation亦非常敏感,所以我們都不會用..大家亦不希望量產時有任何失誤而賠錢...做研究就好,用在產品就免了
- k6 |% \) Y, g# W, X4 U. `但我聽說大陸有很多的設計是用SCR的
作者: semico_ljj    時間: 2009-1-21 01:30 PM
SCR也试着做过，HBM效果很好的，但是不敢推广！呵呵，“Process的variation亦非常敏感”，想挑战8KV以上的可以尝试/ E& F2 r8 l- \" s; H- \  E$ n
7 N! r/ P8 t+ ?$ d6 m! S' ^  X
[ 本帖最後由 semico_ljj 於 2009-1-21 01:40 PM 編輯 ]
作者: jian1712    時間: 2009-1-21 04:45 PM
关于芯片级的esd，我们同一个片子做过ggmos/gcmos/scr三种结构，也有过相应的验证，HBM8k没有问题，但是拿到系统级上面，ggmos/gcmos无法满足客户的15k要求，只有scr结构能够ass,而且我们选的工艺比较稳定，所以选用了scr。个人感觉，pass15k,常规的esd结构很难，其中gcmos的结果最弱（有实验证明的），ggmos居中，scr最好，关于PNDIO + RC-GTNMOS，我没有用过，但是根据别的项目的经验，貌似想pass+/-15k很难
作者: semico_ljj    時間: 2009-1-21 08:38 PM
代工厂普遍采用“PNDIO + RC-GTNMOS”，不知为什么？当然还有只用Diode的。是不是这种结构最成熟稳定。2 N, w% w( ]) C! k
“gcmos的结果最弱”倒是不清楚，觉得gcmos开启速度比ggmos快，应该比ggmos更好才是啊。SCR当然是最好的!5 R" v' z' x1 X/ g
pass 15K 是什么标准要求这么高啊，以前没做过。
作者: ritafung    時間: 2009-1-22 11:02 AM
原帖由 semico_ljj 於 2009-1-21 08:38 PM 發表 ' M( h5 a1 }% F  n
代工厂普遍采用“PNDIO + RC-GTNMOS”，不知为什么？当然还有只用Diode的。是不是这种结构最成熟稳定。
8 M" }  [5 j! i( d“gcmos的结果最弱”倒是不清楚，觉得gcmos开&#2155 ...
5 I; l* N: {; Z
如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右.
, T# A+ j+ K: e4 E# e4 [. c# S* F  q$ a" q7 e8 p, y4 X5 H- [
15k 是IEC61000-4-2是system 上的ESD 要求5 q* b9 e# p  n) @) w
Air discharge 一般要+-15kV
0 P2 I% @: ?; m, W$ Y4 bContact discharge 一般要+-8kV1 K  d9 T. h: u3 R* G! C
這個跟JEDEC/ESDA 的HBM standard 是完全不同* j  L- H$ Z: K
# Z2 x8 c3 ^9 h# @3 V
[ 本帖最後由 ritafung 於 2009-1-22 11:06 AM 編輯 ]
作者: semico_ljj    時間: 2009-1-22 11:17 AM
標題: 回復 15# 的帖子
"如果只用diode而沒有其他的power clamp, 那麼在打VDD PS mode 就需要透過diode 的reverse breakdown, 這樣的話ESD的抵抗能力一定會只有幾百伏左右."这句话有误！实践证明，foundry提供的只有DIODE的标准IO，可以通过至少2KV∼3KV以上！到了亚微米的工艺，厂商就是推荐直接采用Diode的ESD保护。
7 a$ k' G9 E8 _Diode到底好还是不好，大家可以进一步讨论。
作者: ritafung    時間: 2009-1-22 01:30 PM
標題: 回復 16# 的帖子
那就奇怪了) @: @" }$ n+ r! H, S1 v! j
我對標準IO 的了解不是很多,所以不知道它除了diode以外還有沒有其他的配套
. r/ K, r  U( Y/ n# e4 W- N  j4 nFoundry給我們的ESD design rules都有提到,如果I/O 用diode 的話,一定要有power-clamp
! w7 V0 q* a9 U而在我們的產品內,power clamp 的設計就是GTNMOS8 s" G4 _9 I' ^6 v' @( U

* A, t" k8 i) r. v' v& T, @[ 本帖最後由 ritafung 於 2009-1-22 01:42 PM 編輯 ]
作者: ritafung    時間: 2009-1-22 01:40 PM
標題: 回復 13# 的帖子
你的GCNMOS的電阻有沒有調效不同的電阻值?
9 t. M3 t" y5 z1 ~- K) M8 s; v: d2 y我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
" z! z0 x# t- \8 I, V如果沒有TLP,可直接用MKII機台打ESD
作者: jian1712    時間: 2009-2-3 03:43 PM
原帖由 ritafung 於 2009-1-22 13:40 發表 & T( ]( A. D# e6 w1 ^& A
你的GCNMOS的電阻有沒有調效不同的電阻值?: h) K/ K4 X. S( t* C1 S
我們通常會先做一些test key,然後用TLP測試它的I-V curve而選出最小面積和最高It2值的T/K 來設計產品的ESD 保護電路
  V. g# [- E( n如果沒有TLP,可直接用MKII機台打ESD

9 q: q) J9 x" n- K9 m0 W2 P有调过的，在芯片级8k没有问题的，但是系统级就不行了。我们没有做TLP，自己倒是做了ESD TEST
作者: Yardala    時間: 2010-11-29 06:48 PM
System level ESD 與 Chip level ESD 是兩個完全不同的規範，Syetem ESD 也是模擬 Humam body model ，但是放電能量要比 Chip HBM 大了約 5.6 倍 ( 儲能電容不同，限流電阻不同 )，所以 Chip 要直接承受System ESD 的 15 KV，可說是難上加難，一般系統會用一些方法把能量導走，不要讓 ESD 進到 IC，或是加分立式保護元件，才可能過的了15KV。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2