Chip123 科技應用創新平台

標題: Layout Parameters 对ESD 性能的影响 [打印本頁]
作者: scy8080    時間: 2009-2-4 01:47 PM
本主題需向作者支付 3 元Chipcoin 才能瀏覽
作者: scy8080    時間: 2009-2-4 01:53 PM
为啥上传不了附件呀？
作者: scy8080    時間: 2009-3-11 06:42 AM
希望通过这篇文章大家对ggnmos和gcnmos两种结构ESD管有更多的了解，也希望大家发表一下学习心得，呵呵
0 E3 p* |: I, p' W: j1 [2 T5 S8 W. a8 {
作者: semico_ljj    時間: 2009-3-11 10:16 AM
赞一个！！
作者: KENNYTSAI    時間: 2009-4-16 09:56 PM
EMI/ESD 一般在LAYOUT 階段是很重要的!4 x  b% }; J% ~6 y2 {! M. r9 H

5 J, T: r; V# }. x9 ^! Q第一階段若沒作好,後面可就沒解了
作者: jie5190    時間: 2009-4-17 08:41 AM
thanks for your sharing~~~
3 ?  \6 n& C! a) h9 v" dit's useful for me!!
作者: kuoda610913    時間: 2009-5-8 02:22 PM
是在介紹如何設計PCB LAYOUT
" e+ \; O6 ], P0 L% b) _2 y: @8 n7 d" b可以避免ESD的問題嗎?& V! a& Q( n3 T$ C1 w$ {
聽起來很高階喔
作者: axcvb    時間: 2009-9-7 05:08 PM
是在介紹如何設計IC LAYOUT的吧
! `- \( V! ^+ S" Z可以避免ESD的問題嗎?
作者: xp212125o    時間: 2010-4-14 02:20 AM
感謝分享: V! Z. o% e, w4 `0 n
學習一下3 G/ q) y! j( A( C# S# e. A
趕緊來看看" F' h( i" T; h+ y! S
thank you very much~
作者: opamp    時間: 2011-11-17 02:58 PM
謝謝您分享啦~~( a$ W9 L( m+ Z: n
我頂~~
8 i! a( s8 \& w, d8 [3q3q~
作者: 何建頫@FB    時間: 2016-8-22 02:24 AM
來看看layout會如何影響ESD性能9 k  q0 j( n$ O5 t, N2 X, \( P
謝謝分享
作者: smartpor    時間: 2017-6-19 10:02 AM
對於ESD不太了解而處於困擾中~...
作者: peterfood781107    時間: 2017-7-29 10:18 PM
感謝板大的分享  thanks so much
作者: playme4242    時間: 2021-8-27 10:13 AM
感謝板大的分享感謝板大的分享
作者: chip225    時間: 2021-11-2 03:31 PM
感謝分享; E5 D4 O: f) q/ I/ s' w+ C( Z# `8 d
學習一下' C# a+ s0 X, ?1 X
趕緊來看看
! N5 s2 G& _# g$ G  L4 Q  n5 ethank you very much~



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2