Chip123 科技應用創新平台

標題: 智原科技USB IP捷報頻傳 截至2006年底累計出貨量破2億顆 [打印本頁]
作者: chip123    時間: 2007-3-8 05:51 PM
標題: 智原科技USB IP捷報頻傳 截至2006年底累計出貨量破2億顆
智原科技USB IP捷報頻傳，成功切入儲存、多媒體、通訊等應用市場，截至2006年底累計出貨量破2億顆  
5 h0 S4 [. X5 N! C3 y0 ]移植量產經驗、持續往先進製程邁進，推出更高相容性、更低功耗、更小尺寸的解決方案，滿足客戶與市場殷切需求
6 ^% z4 S# Y( H3 a9 c, a$ o1 R 4 r) Y$ t8 }  O! m
【台灣 • 新竹】– 2007年 3月 6日  ASIC 設計服務暨 IP 研發銷售領導廠商 ─ 智原科技（ TAIEX ： 3035 ）繼 2006 年推出其自主研發的 High-Speed USB OTG 實體層（ OTG Physical-Layer ； PHY ） IP 及 USB2.0 OTG 控制 IP （ OTG Controller IP ），並獲得 USB2.0 OTG HS （ 480Mbit/sec ）高速傳輸介面相容性認證之後，累計 2006 年底為止，累積 ASIC 出貨量高達 2 億顆。而其中更具指標意義的是 ，細數客戶所屬應用市場，智原的 USB2.0 幾乎已經遍及所有領域， 包括高容量儲存、即時多媒體影音傳輸、遊戲、通訊等設備，以及掃描器、影印機、數位相機以及智慧型手持式裝置等。不但代表智原的 USB2.0 目前為客戶端於高速傳輸介面上的首選方案； 也代表智原在不同應用領域各自累積的豐富成功經驗，將可為後進的客戶更快速移植、以減少客戶端所需耗費的研發資源，進一步縮短上市時間 ! " Q: L. Q; K& G

# {/ N3 m- Q( y% U% K智原的 USB OTG IP 包含實體層與控制器 IP ，此外，智原同時可提供 Charge Pump 及 Voltage Detector 等部份，以構成完整的 USB2.0 on-the-go 功能所需的各元件，傳輸速率達 USB High Speed （ HS ）標準，製程方面則採用 0.25 微米、 0.18 微米、 0.13 微米、 90 奈米等， 65 奈米製程的解決方也即將於今年八月份推出。智原的方案為目前業界相容性最 高、 尺寸最小、 功耗最低的方案 。同時， 智原提供完整的測試發展環境以及軟硬體上的充分支援，協助客戶得以在最短的時間內，推出 USB2.0 相關 IC 產品。所以得以成為目前同業中應用領域最廣的解決方案。 - ]6 k/ @4 A" n# j( p. S( Z
# x0 D6 b+ t) G8 l& i
智原科技研發暨海外業務副總黃其益表 示， 「 不同於其他以自有產品為主的 IC 設計公司，智原是專業 IP 及客製化 IC 設計服務供應商，在規劃 USB 2.0 IP 的產品架構時，首重 『 相容性 』 (compatibility) 、 『 設計彈性 』 （ flexibility ）及 『 可重複利用性 』 （ reusability ）。這樣的設計方向顯然是正確的，也很感謝各領域的客戶對於智原 USB IP 的支持， 我們仍將持續投入資源，提供全製程、全面性、延續性的研發進程， 讓客戶在推展下一世代的新產品時，可以完全不用擔心會因為 USB 技術進程而受影響 ! 這也是我們回饋客戶的一個 commitment! 」 $ v3 Z5 ~& a; `

4 G: z5 o9 j2 h1 k( R4 n3 S" k* S5 m- b
晶心科技 (Andestech www.andestech.com ) 表示 ， 「 我們很高興能和智原有這一次的合作經驗 ， 未來隨著我們新世代產品的推出 ， 相信會持續更密切的合作關係 ! 」 0 Q9 r% v1 w! T
9 D! ~0 e7 X' e2 n
祥碩科技 (Asmedia www.asmedia.com.tw ) 許錦松協理表示，「過去在市場上，只聽說智原 USB solution 產品本身的優勢，但這次合作，更讓我們印象深刻的是其服務上的精實和即時，未來我們應該也會不做他想 ! 」
" j- k6 N. W+ e0 m- _
: y( A/ ]2 |( ^八方科技 (AviSonic www.avisonic.com ) 表示，「智原科技的 USB2.0 對於八方的影音壓縮產品而言，是當中很重要的一個技術。我們很高興選定了智原的方案，優異的性能和即時的服務，讓我們相當放心 ! 」 0 j" j% b) M, O' X: ]

1 i: u0 j/ z  e1 V5 i5 i! H驊訊電子 ( C-Media www.cmedia.com.tw ) 副總顏華田 表示 ， 「 與智原科技合作過程非常愉快 ， 選擇智原成熟的產品與技術支援 ，也提升了驊訊產品的可靠度與競爭力。 」 3 t. Z6 U: Y: {. w1 _: q+ C
; ^) @, x, _4 i. J# k# r
迅杰科技 ( ENE www.ene.com.tw ) 劉台堅處長 表示 ， 「 迅速的服務和 傑出的產品，一向是迅杰對客戶的承諾。我們很高興在供應商的選擇上，也有和我們相同經營理念的智原一起合作，提供給客戶值得信賴的產品。 」
$ f( S3 e* f8 k4 [" r: ?) |6 t% {9 K
聯陽半導體 (ITE www.ite.com.tw ) 工程設計部高樹仁部經理表示，「採用智原科技的 USB 解決方案，完整及時的工程支援，加上具有競爭力的成本優勢，使我們的研發團隊能夠產生深具市場競爭力的產品。」
3 p  B: I2 K; R. [0 m% x( s* }7 |$ A- k
! T, A& Z2 ]2 |5 Q7 r& n工研院系統晶片科技中心 ( STC/ITRI www.stc.itri.org.tw ) 張志偉副主任表示， 「 這次合作案，讓我們對智原科技在 USB 方面的豐富經驗以及軟硬體完整的資源，印象非常深刻 ! 沒有智原的協助，我們很難在預定時程內達成目標 ! 」 : t6 Y( ]7 l: r) J
+ |/ D: \9 x% V; ]' G, }
兆宏電子 (Magic Pixel www.magicpixel.com.tw ) 黃工育處長表示， 「 USB 已經是非常成熟的產品，我們重視的是從前期導入到完成時的完整驗證流程，以確保和我們方案的相容無誤，智原在這一點上的資源投入是無庸置疑的，我們非常感謝 ! 」7 f; v/ P( s; M% F! i1 F- W2 \
0 A9 W& s3 @: P- t8 D
瑞銘科技 ( Mobile Devices www.mdv.com.tw ) 研發副總葉裕敏 表示， 「 USB 是非常成熟的產品，市面上的選擇非常多。我們很高興選定了智原的方案，加速了我們產品的推出 ! 」
# F/ ?/ r3 u# @6 Q% h6 ^
: V, Y- p! B0 k' P) d3 d# s聯詠科技 (Novatek www.novatek.com.tw ) 表示， 「智原協助我們克服了終端應用產品對於 ESD 嚴苛的要求條件， 因此採用智原的 USB ，對於智原即時幫助客戶解決過程中遇到的工程問題及專業的服務 ，令我們印象深刻 !  」 3 |  V. _0 _; U. l: C  @
+ n+ R3 F' ?5 v& ]- I7 _
原相科技 (PixArt www.pixart.com.tw ) 表示， 「 PC-Camera 是原相非常重要的一條產品線， 所以我們在相關 IP 的選擇 上，必須非常謹慎。其中， 相容性以及是否影響我們上市時間這一部份， 是我們最關注的重點。而智原的 USB2. 0 ， 就是當中一個高度契合我們需求的解決方案。隨著智原加快腳步，往先進製程推進， 我們也期許未來和智原合作更加密切。 」
+ c* ]% B; d$ @; S
1 w; A% E- |. ]; X2 k8 ?擎泰科技 (Skymedi www.skymedi.com.tw ) 產品企劃部資深產品經理劉祖耀 表示 ， 「很高興這次能和智原合作 , 透過智原優異的 USB 方案和充分的技術支援 , 對我們擎泰產品的信賴度和競爭力 , 有相當的助益 ! 」
; `/ c9 D; d& K* X* S6 Z1 P5 X9 h9 A7 G! X! a% b* a$ K2 V
繪展科技 (SMedia www.smediatech.com ) 表示 ， 「繪展科技一向致力於開發低耗電量的多媒體影像相關 IC ，所以對於 USB 方案的選擇，必須非常謹慎，以免影響產品性能。智原的方案，不論就尺寸、耗電等規格或是相容性上，都高度符合我們的期待 ! 」
( l* q9 A- T- t
9 J* {1 Z/ S* }2 Q2 F陞達半導體 ( StarSemi www.starsemi.com ) 劉錦勳副總表示， 「 除了 USB 之外，智原科技完整而功能強大的 CPU 與 IP portfolio ，提供了我們一次購足、高競爭力與高效率的使用經驗，對我們的幫助很大 ! 」
作者: chip123    時間: 2008-3-4 11:49 AM
標題: 智原科技與Mixel宣佈建立智慧財產權(IP)開發和許可證頒發合作關係
領先的專用積體電路（ASIC）和智慧財產權提供商智原科技選擇Mixel Inc.，開發以1.25Gbps的速度在UMC 90納米工藝技術中運行的LVDS De-Serializer智慧財產權，用在智原科技的ASIC設計中
" M2 {' Q) d9 v# |- |, |  x* l8 v8 ~) q7 J* C  j, Q- M  R  F$ O( U3 S( v
美國商業資訊2008年3月3日美國加利福尼亞州聖荷西市報導——Mixel Inc.今天宣佈與智原科技建立矽智慧財產權合作關係。Mixel將向智原科技頒發許可證，以便智原科技可以在其為客戶設計的ASIC中使用自己有著不俗表現的LVDS De-Serializer收發機智慧財產權。這一智慧財產權存在於UMC 90納米工藝技術設計中。按照計畫，這將是智原科技與Mixel之間的許多智慧財產權開發合作計畫中的第一個。9 `* J4 M4 P/ T$ m/ m5 G
2 Z. ^5 V4 ?! R- Y& {5 e& i
智原科技加利福尼亞州公司總經理Joseph Hong說：「隨著我們擴大在混合信號ASIC市場上的份額，我們很高興與Mixel建立團隊合作關係。在滿足、超越我們的期望和我們客戶嚴格的要求方面，Mixel一直能讓我們獲得意外驚喜。他們出色的IP品質、不同尋常的客戶支援服務和廣泛的混合信號IP系列對我們及我們的客戶而言，是一項重要的資產。」0 u- J: L" i9 l$ Z# d* ?

& C" I$ q! T1 t  y' k0 h, ?1 pMixel Inc總裁兼CEO Ashraf Takla說：「能夠被一流的ASlC公司智原科技選作其混合信號IP提供商，滿足其要求最嚴格的ASIC客戶的需求，我們感到很高興。現在，智原科技的全球客戶群都可以從Mixel有著不俗表現的IP產品中獲益。」# o" d9 Y' b! T* k

6 I6 _5 p! C& k9 d( i2 }關於Mixel% X& A2 m9 N& ~

6 H6 l. V% Y3 h6 f5 `. B/ XMixel是一家領先的經矽驗證的混合信號IP內核提供商，向其客戶和合作夥伴提供一流的混合信號IP內核，以一種擁有獨特優勢的技術幫助它們的產品脫穎而出。Mixel的混合信號IP系列包括SerDes（適用於PCI Express、SATA、GPON、RapidIO、XAUI、光纖通道）、移動收發機 (MIPI、MDDI)、通用收發機 (LVDS、DDR2、PCI-X、SSTL、HSTL、CE-ATA、CardBus、並行ATA)、高性能PLL、DLL、ADC、低壓檢測器和帶隙基準電壓源 (BGR)。關於Mixel產品的更多資訊，請查閱www.mixel.com。
作者: jiming    時間: 2009-5-14 04:04 PM
標題: 助客戶取得先佔者優勢，智原科技率先推出USB 3.0 實體層IP
【台灣 新竹】2009年5月14日- j) K! ]8 V/ a4 U  V1 T. {1 O2 N  \8 E/ d
( g; a6 S2 E7 @) j
ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技 (Faraday Technology, TAIEX: 3035)於今日發表適用於聯電0.13um高速(HS)製程的USB 3.0實體層(PHY)，此IP符合USB 3.0第1.0版的功能規格及電氣特性，最高速度可達5.0Gbps。
& [" ]2 M7 _$ `5 {. I
9 ~, M) g& |, _USB 2.0的傳輸速度有其極限，但使用者的傳輸資料量卻與日俱增，所以也就帶動了對於更高速週邊介面的需求。USB 3.0 (SuperSpeed)預期將由以往USB 2.0既有的應用範圍擴展至其他新領域，尤其是在多媒體儲存裝置方面。而智原科技過去在USB 2.0的技術開發與市場經營上，累積了許多寶貴的經驗，加上持續在高速輸出入介面的投入與開發，故這次得以領先同業，成為最早推出USB 3.0 PHY的廠商之一。目前已有數家客戶與智原接洽進行USB 3.0的ASIC產品開發，其中包括一家主控器供應商。智原科技預期這項應用將於2010年大幅擴展，並帶來龐大商機。
2 [/ r+ t( ?) `! h! @  k) }
/ u, D! B. N3 n# i, Y: J5 ?- C智原科技策略長王國雍表示：「不久前智原才剛領先推出PCIe GII方案，現在又緊接著發表USB 3.0 PHY，充分展現了智原科技在高速IO設計能力上的競爭優勢。身為USB-IF(USB應用廠商論壇)的一員，智原很早即投入USB 3.0的研發，所以在規格定案之後，得以迅速推出解決方案，以促進USB 3.0的普及。依照我們既定的發展藍圖，繼0.13um PHY之後，90nm PHY很快就會問世，同時55nm與40nm的方案也在研發中。對於USB 3.0日後的市場發展，智原科技抱持樂觀看法，也相信以智原的ASIC設計能力和目前所累積的IP資料庫，對於各個應用領域的客戶，我們都將能在最短時間內，提供最具競爭力的USB 3.0解決方案和服務。」$ h- i; S2 ?0 e
$ q' ^- d8 r% l6 g3 d$ l
USB-IF董事長暨主席Jeff Ravencraft表示：「由於高速傳輸的需求與日俱增，市場對於SuperSpeed USB的期待也愈趨殷切。我們很高興智原科技能在這麼短的時間內推出USB 3.0 PHY。也相信透過智原的方案，將更加速SuperSpeed USB的產品問世。」
9 m7 U+ @; I0 H! p5 \: y# p8 b' }( {- Z/ u- t+ M7 q* l$ d
為了在功率與晶圓尺寸間取得規格平衡，智原科技對PHY架構做了一些精密的改良，其中包括全新的接收等化器補償線路，以彌補纜線及線路板銅線造成的資料耗損。此外，其它新式的架構還包括時脈資料還原和發射器等，使眼圖(eye diagram)在各種狀況下均能符合規格。) A8 f3 l; K9 w- t1 _7 i
: i& I! j# b( i: y' a1 c
活動訊息:$ ~& }, ]9 ~9 ~5 J4 |" `; N5 z
智原科技將於SuperSpeed USB DevCon，首次揭櫫USB 3.0 完整解決方案，$ Z7 T& t8 d8 `, o
, x, E1 ^% s& v; e: [( W
秀展: USB DevCon: 2009/5/20-5/21 (日本東京) , M& \' e% `4 z9 o: S* u6 H* l: K$ K
參展項目:   j5 Z4 {+ F. x2 h& l
- Host端: PC上的USB3.0-PCIe
. Z5 t. |- i' _- q- Device端: SSD開發平台以及USB3.0-SATA 橋接晶片
作者: heavy91    時間: 2009-5-21 09:50 AM
睿思科技Fresco Logic推出世界第一個PCI Express to USB 3.0 主端控制器晶片
5 M+ m/ I, a" D) _6 x, k; s. v2 N; P, s" j- w5 x
擁有尖端技術的超高速USB 3.0 IC設計公司，美商睿思科技(Fresco Logic)，在5/20於日本東京的超高速USB開發會議(5/20-21, Super Speed USB Developers Conference)，推出業界首個符合超高速USB rev 0.95標準的PCI Express to USB3.0主端控制晶片，並在會議現場實機展示PCI Express ExpressCard 和PCI Express Add-in 卡的應用，正式開啟USB 3.0應用大門。
) i7 @/ ~+ @( Z* R* I3 ~7 u* w. f$ y; O" o6 A! s1 Y
睿思科技展示的重點，在強調睿思科技領先業界提出的解決方案，能讓超高超速USB 3.0與現有廣泛USB應用完美且簡易銜接，在不改變原本架構上，即可享用即時且便利的超高速傳輸速度與USB3.0多項效能。包括外接式硬碟、固態硬碟、高解析度影音設備內容、及各項行動裝置等迫切需要高速傳輸解決方案的應用，都可受益於睿思科技最新傳輸技術與現有設備的整合解決方案，擴展未來影音及大檔案儲存、傳輸與內容市場的應用利多。此次展示串接電腦及外接式硬碟，雙向傳輸高畫質影音及大檔案，實現消費者實際使用情境，體驗USB3.0雙向傳輸的極速效能。! b! L7 \7 ^8 h

2 r" b; J5 o) u5 M睿思科技的策略合作夥伴，智原科技總經理林孝平強調:「很高興我們此次能在這麼短的時間裡讓睿思科技採用智原科技的PHY，成功的推出世界第一颗USB3.0主端控制晶片。我們對於USB3.0的市場很樂觀，這次整合的經驗，讓我們對市場的未來更具信心。我們將持續與睿思科技密切合作，提供USB3.0產業鏈完整解決方案。」
/ W7 Y7 x. W- W2 J- w* @( x8 ?  `' W2 V% ]& t: T. ?- w, |
USB-IF主席傑夫.羅文夫(Jeff Ravencraft)，特別強調:「睿思科技推出的USB3.0單晶片，締造了超高速USB產業的一大關鍵里程碑。我們對於睿思科技能在去年11月公布USB3.0規格後，短短六個月內即推出USB3.0 xHCI主端控制單晶片的成果非常滿意。」
$ C: c% T. s5 x- U! g# ~) g; j8 ~& S# V/ w/ Q' \, Y
對此，睿思科技總經理張勁帆補充:「今日展示業界首顆USB3.0主端控制單晶片，是睿思科技持續對USB3.0產業的貢獻之一。此次能在如此短的時間內推出USB3.0主端控制單晶片，歸功於睿思科技與智原科技策略夥伴關係，及智原在USB3.0 PHY的成熟技術。我們推出的主端控制晶片提供了USB3.0產業鏈一個關鍵元件，並大幅加速其他USB3.0相關產品的上市及普及。」* D; P3 O& O- B6 w# G' X
欲了解更多美商睿思科技在USB3.0的解決方案，歡迎您來訪6/2-6/6 Computex於台北南港世貿展館攤位號碼K516，亦歡迎參加6/3於台北國際會議中心102會議室Computex論壇，將由睿思科技CTO 馬克威（Bob McVay）親自演說的USB3.0技術與趨勢講題，或上網www.frescologic.com了解更多詳情。
: g) w2 z- G1 O
- j2 t' O' R4 u2 u[ 本帖最後由 heavy91 於 2009-5-21 09:53 AM 編輯 ]
作者: chip123    時間: 2009-7-14 05:23 PM
標題: 智原推出低漏電記憶體，減少90%漏電量
【台灣 新竹】2009年7月14日
; [5 l8 d7 j" E& x& r1 D8 w
' S) u) I7 e8 rASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技(Faraday Technology, TAIEX: 3035)今天發表適用於聯電90奈米製程的低漏電記憶體解決方案。相較於一般記憶體，智原的方案不但最高可以降低90%以上的漏電率，更得以讓客戶的晶片面積有效的限縮到更理想的範圍，一併滿足了現今客戶對於耗電以及面積兩大議題的需求。智原的低漏電記憶體已通過完整的矽驗證，並開始供應給IC設計公司、晶圓廠、系統廠及IDM等客戶。
; R: W4 ^( t# n% ~. M2 k# b8 I- F! X4 C# ?! h& I( o
隨著先進製程的發展，記憶體在晶片內所佔面積隨之增加，也更加地擴大與突顯出記憶體對於晶片面積和電源消耗的可能影響。而智原推出的低漏電記憶體除了在待機模式可減少25%的功率漏損，並透過在單元陣列(Cell array)和週邊(peripheral)配置兩組嵌入式HVT功率選通MOS的設計，讓晶片得以在保留(retention)與休眠(sleep)模式下，分別可降低50%及99%的功率漏損。而由於新增的HVT功率MOS是填充在記憶體的空隙中，所以對於晶片面積沒有造成任何的影響(penalty)。
' t3 S8 U  ^& v" N8 `( l6 F% ]. [1 i. h7 I
智原科技IP研發處長陳治弘表示：「智原長期以來投入低功耗領域，並累積豐富的客戶合作經驗，故得以充分瞭解客戶的需求。這次推出這款性能優異的記憶體，不但操作容易，以縮短客戶學習時間，並降低客戶的系統轉換風險。而繼90奈米低漏電記憶體之後，55奈米版本預計在2009年第四季推出。」
' S3 L+ N  |2 t, W1 B4 V4 C" Y. A8 C& f3 c% O4 @
智原低漏電記憶體所新增的保留和休眠兩項模式，以簡易易懂的真值表呈現，操作容易，讓客戶在切換模式時，只需考慮3種時脈限制(保留/ 休眠的保持時間、輸出歸零所需時間、及電源恢復所需時間)，降低操作風險。此外，除了Port model，亦提供客戶自訂ring layer的Ring model及Ringless model，讓客戶得以區隔其產品特性。同時，為了確保供電的穩定性，這款記憶體亦具備均衡電流、防制在啟動瞬間電流突增的機制等。這些超乎客戶期望的用心設計，都受到了客戶的高度肯定。) s; B* |2 F; F8 s6 s
2 g; J; r5 g8 `" M' O' \& b) c
智原科技策略長王國雍接著表示：「在低漏電以及面積成為晶片設計業者的首要規格需求下，智原的研發能力、所累積對於技術以及市場的know-how也就愈形重要。記憶體的設計雖然已趨於規格標準化，但秉持著精益求精的承諾，智原逐步墊高的技術門檻，相信可以爲客戶在產品差異化以及競爭力上，取得更大的優勢。」
作者: chip123    時間: 2009-8-18 03:55 PM
標題: 智原科技發表65nm及55nm miniIO™，可節省40%的晶片面積，並兼具穩固的ESD效能
【台灣 新竹】ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技（Faraday Technology, TAIEX: 3035）於今日發表65nm及55nm的超輕巧IO--miniIO™。相較於一般IO pad，miniIO™可大幅節省晶片面積。以500個接腳的IO pad設計為例，miniIO™可減少40%的面積，同時兼具穩固的ESD效能及相同的程式化IO功能。智原的65nm/ 55nm miniIO™可支援廣泛的多電壓（multi-voltage: 1.8V-3.3V）應用，現已通過完整的矽驗證，開始供應給IC設計廠商。# O3 Y& D* y! L( o8 {

7 S; D+ I, U  `. B8 ^智原65nm/ 55nm miniIO™的pad間距小於目前一般IC封裝廠的間距作業標準（交錯式pad間距25um ），支援 Tri-Tier Bonding和 BOAC，bonding 間距可縮小至16-17um，以因應日趨精密複雜的單晶片系統（SOC）設計對於高腳數（high-pin-counts）的需求。除此之外，新上市的miniIO™同時提供寬度最小可至17um的power pads、輸入I/O buffers及輸出/ bi-di I/O buffers；從節省晶片面積的成效來看，以500個接腳的晶片為例，採用17um pad間距miniIO™的晶片面積只有6.38mm²，相較於pad間距35um（22.8mm²）與25um（12.43mm²）的晶片，分別可省下72%及50%的面積。
8 _& W: H- u8 \% Q
4 l0 G5 t8 ^! a) l# B9 [智原科技研發處長陳治弘表示：「我們很高興能夠推出優於封裝廠作業規格的IO cell解決方案。智原憑藉多年在IO領域的技術及開發經驗，致力於提供完整的miniIO™系列，半年時間內即陸續推出0.13um、90nm、65nm及55nm的miniIO™，全系列皆具備整合容易、設計彈性高的特性，可滿足客戶在各個應用領域的需求。」
! V$ w9 S6 L7 G% d: A5 _. v1 h% Q' t& U% t9 ]& {  E3 f* i
智原科技策略長王國雍接著表示：「間距極小的智原miniIO™十分適合應用於55nm/ 65nm等高整合度的先進製程晶片上，尤其應用在pad-limited的設計上，將可大幅減少晶片成本，所以使得miniIO™在新推出之際即受多家客戶詢問。目前已確定智原將與某國際大廠進行合作，將miniIO™搭配同樣也是市場高度評價的65nm/ 55nm miniLib™及PowerSlash™，爲客戶就整體解決方案，創造出更高的CP值。」
5 ?2 {% D# r6 V3 L! ]. G
2 Z7 }* r& C3 D7 a供貨時程
4 G2 T8 E, r9 M5 ?  n7 C) V智原的55nm及65nm miniIO™現已可對外供應，並支援BOAC。
作者: jiming    時間: 2009-9-17 03:40 PM
標題: 智原科技90奈米SATA 3G 解決方案通過相容標準測試
ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技（Faraday Technology, TAIEX: 3035）於今日宣佈，其以聯電 90奈米製程所設計之SATA 3G解決方案通過SATA-IO相容性測試，此產品亦是業界首顆在此製程中通過相容認證的IP晶片，此外，智原也因此成為全球第二個列入SATA-IO建構清單（SATA-IO's Building Block Listing）的IP供應商。符合相容性測試的SATA解決方案有助於確保交互使用性(interoperability)，並可縮短客戶產品的上市時間，為智原科技在高速傳輸界面立下另一里程碑。% v9 X$ S, V! I6 A$ i6 Q+ R, |# u
& b, V! r9 E4 S+ M
從2008年開始，全球的內接式磁碟當中，有將近98%是採用SATA介面，已成為儲存應用領域中的主流標準，也讓相容性測試愈顯重要性。但回溯到數年前SATA 3G首次揭櫫時，相容性測試的要求不但被視為過度保守、且會抑制SATA的發展。而當線路板雜訊隨著系統時脈及介面頻寬不斷上升、SATA訊號電氣特性的大幅減損、以及因同步切換雜訊(Simultaneous Switching Noise，SSN)而造成timing margins縮短等狀況逐漸出現時，才讓業界體認到相容性測試的重要性，也奠定其為確保交互使用性上不可或缺的關鍵要素。
作者: jiming    時間: 2009-9-17 03:41 PM
智原科技策略長王國雍指出：「智原科技在高速輸出入介面的技術研發上，始終領先同業。包括先前發表的PCIe Gen II、USB 3.0以及現今推出的SATA等，而這些輸出入技術的相容性測試與通過相關認證也都是我們內部致力完成的目標，以確保客戶未來產品的交互使用性。目前符合相容標準的90奈米 PCIe-Gen II以及SATA 3G，已可對外供應，而USB 3.0預計將於年底推出。智原先後推出這一系列完整且具高效價比的解決方案，預計將加速推動相關應用市場的起步與蓬勃發展。」
& Q) C7 M* [- \: z; r% s7 Y* H, @. W; {! E+ b" o
SATA-IO規範對於主要的電氣參數表現要求相當嚴格，像是發射端抖動(jitter)、發射端升/降時間平衡(tx rise/ fall time balance)、接收端抖動容許度 (rx jitter tolerance)、以及回波損失(return loss)等，而其中某些參數彼此的牽制影響，使得設計更形複雜與困難。智原的設計團隊採用新開發出的低抖動鎖相迴路(PLL)，並同時改善時脈資料還原(clock-data recovery，CDR)電路，以突破這些設計上的難題。此外，3Gb/s的CDR使用半速架構(half-rate architecture)與3倍超取樣相位偵測器(3x-oversampling phase detector)，以符合SATA抖動容許遮罩值(SATA jitter tolerance mask)。
4 I$ a7 U, A( t# N# r4 ?3 a9 J3 n: r" c$ P; Y$ \) H" Z: D+ c% `
智原科技研發處長曾玉光表示：「通過SATA相容性測試一向是IP供應商的重要目標。智原能夠通過這項測試，不僅是對智原高速輸出入技術設計能力的肯定，也實現了我們向來對客戶提供性能優越解決方案的承諾。」
作者: tk02376    時間: 2009-12-31 07:31 AM
標題: 智原IP業務 移轉由子公司寅通科技負責
[台灣 新竹] 2009 年 12 月 30 日
; Z( z- \0 U6 V7 T. U; c4 ], D
8 p; ]9 P$ o, c2 u3 O4 B) N# p寅通科技 (Innopower Technology Corporation) 為智原科技 (Faraday Technology Corporation) (TAIEX:3035) 100% 持股之子公司。 即日起，寅通科技透過與智原之間 IP 交互授權，成為智原科技獨家的 IP 經銷商。 透過雙方的緊密合作，寅通科技將在智原科技超過 15 年的 IP 開發經驗的幫助下，擔負集團基礎 IP 研發及代理智原整體 IP 業務事業主軸之角色，展開 IP 開發、業務推廣以及客戶服務的業務。寅通科技彈性的業務模式以及客制化 IP 的專業服務，將是晶圓專工公司 (foundry) 及 IDM，Fabless design house 的最好夥伴。 7 X4 }2 u; ?* K2 k& N2 @* g

. P5 y4 i' }. {% x為求有效結合集團資源、積極開拓先進 IP 市場、發揮整合綜效，智原科技規劃透過寅通科技公司經常性的先進製程客戶往來，深入掌握各晶圓代工廠、產業應用趨勢及市場動向，發揮集團事業的觸角功能，強化跨廠設計及客製化 IP 等合作，以達成企業資源利用與客戶服務最佳化之目標。 + p  h' g. n( R# z* O
& G* [& |# \4 m6 l! p
近年來，智原科技除在原有設計資料庫，記憶體，I/O 等基礎 IP 成功發展外，並積極擴增特殊 I/O 、 DDR I/O 、 Ethernet 、 USB3.0 、 SATAII 、 PCI-e 等先進製程 IP 的開發，提供 IC 設計業界高競爭力的 IP 資源。特別是在 USB 、 DDR I/O 、 Ethernet IP 廣為業界通用。 特殊 I/O 以及高速介面 IO 的強大 ESD 保護設計使客戶產品遠遠超越市場水平。 在先進製程所開發的低功耗設計 (PowerSlashTM) 記憶體編譯器 (Memory complier) 以及高密度設計資料庫 miniLibTM 等兩大基礎 IP ，也已成功銷售予領先業界的 IC 設計公司 ，獲得客戶極高評價與肯定。
作者: tk02376    時間: 2009-12-31 07:31 AM
寅通科技積極並全力與晶圓代工公司、 IDM 廠、與 IC 設計公司在各種製程上的 IP 合作開發業務，寅通科技業務副總 鍾玫燕表示 : 「未來寅通科技會秉持智原科技一貫理念，持續提供客戶高品質與多樣性的 IP 選擇，包含 40nm, 65nm 等先進製程 IP ，讓客戶透過專業的技術支援服務網， 在最短的時間內協助客戶產品順利量產，贏得商機。」  9 P, Z) n: R2 j. @  Y2 L0 z# q* p5 y! b
  6 g8 @! |+ e1 \. N
關於寅通科技1 X9 e; c  J7 T6 k5 W3 L6 q

0 V/ n6 o! p: G) Q9 [; v寅通科技 (Innopower Technology Corporation) 為智原科技100%股份持有之子公司。從2010年 一月一日起，寅通科技將透過交互授權，成為智原科技唯一的IP經銷商，透過雙方的緊密合作，寅通科技將在智原超過15年的IP開發經驗幫助下，展開IP業務的推廣以及專業的客戶服務。寅通科技彈性的業務模式以及客製化IP的專業服務，將是晶圓廠及IDM、Fabless設計廠商的最佳夥伴。欲了解更多關於寅通相關業務,請上寅通科技網站 : www.innopower-tech.com
作者: heavy91    時間: 2010-3-31 07:12 AM
智原科技推出奈米USB 3.0實體層IP  進行設計架構改良, 達成較低功耗與較小面積，以協助客戶擴大目標應用市場
/ ^; K; [) e9 A4 v$ Y9 ?- S8 Y9 H. j# p1 u( f" S) Z
【台灣 新竹】2010年3月30日-ASIC 設計服務暨 IP 研發銷售領導廠商─智原科技（Faraday Technology, TAIEX: 3035）於今日發表適用於聯電90奈米高速(HS)製程的USB 3.0實體層，此IP符合USB 3.0第1.0版的功能規格及電氣特性，最高速度可達5.0Gbps。同時，智原推出的IP功耗以及面積較小，將可大幅提升客戶在其系統設計上的彈性及擴大其目標應用市場。; ^" r% g7 C, b, |8 w1 w$ C

' _9 @/ E# x3 P$ _8 e) AUSB 3.0基於可向下相容，以及傳輸速度較USB 2.0提升十倍的優勢，儼然可望成為下一代新的主流傳輸規格。但由於其較大的功耗及面積，將導致未來在一些手持式或消費性電子的裝置端，出現市場發展的瓶頸。有鑑於此，智原自率先發表0.13微米的USB 3.0解決方案以來，仍持續針對降低功耗以及縮減晶片尺寸部分，進行最根本的架構改良。7 ]  ~5 l  J. ?" p  }. a

, V  @2 n3 c  y: B2 C' e4 v智原科技策略長王國雍表示：「我們很高興繼推出0.13微米 USB 3.0解決方案之後，很快地又推出90奈米方案。目前已有主控端客戶採用智原的0.13微米IP、並透過我們的設計服務而成功量產主機板與express card等控制晶片，而裝置端部分也有客戶成功量產外接式硬碟與快閃儲存裝置。我們相信這次推出的90奈米方案，更將以其低功耗與小尺寸的效能表現，協助客戶實現更精密的SoC設計，並擴及到印表機、監控系統、伺服器與手持應用等市場。」- q5 O' |& Z: U& \" U# y: ]

$ q( \1 q  F& f& w/ K, S為了達到預設的面積與功耗目標，智原的設計團隊在IP的架構上進行了精密的改良，包括以規律的PLL結構來減少設計角落（design corners），以降低面積浪費。同時，智原在CDR部分引進dual-loop half-rate架構，並採用主動式peaking方式來提高傳輸器（transmitter）的有效頻寬，使其在低功耗的狀態下，仍能達到5Gbps的傳輸效率。
9 a) E' F$ p- W% x  ]2 r, a
8 {; F) v7 A' }: G- k9 ^$ s$ D智原科技研發處長曾玉光表示：「智原在高速傳輸介面的技術，已經累積了豐富的開發經驗。而這次藉著90奈米USB 3.0 IP的推出，我們團隊再度展現了優異的設計能力。下一進程，我們將陸續開發聯電的0.11微米鋁製程、以及55奈米製程IP，以提供給客戶更完整與兼顧不同需求的高度競爭力解決方案。」
6 S5 m& W4 D1 S# H# Y2 V % D8 c$ ?7 R. c3 S" R
供貨時程
( q7 _% k4 d8 \$ i8 d智原的90奈米(HS) USB 3.0實體層IP現已可對外供應，並將假4/1(四)-4/2(五)在台北的USB DevCon活動中展出。
作者: atitizz    時間: 2010-4-21 04:24 PM
標題: 通過完整軟硬體測試驗證，智原科技推出PCIe Gen2 EP控制器IP
最高速度可達5.0GT/s，Gen2實體層、控制器陸續開發完成，提供客戶最完整解決方案
/ f3 w3 Q1 p) ^. E$ ^" }% y【台灣 新竹】2010年4月21日1 l% ~8 c& P, O7 s+ J1 d
0 f  ^* Y/ n; C7 X  p5 J& @% R  J
ASIC 設計服務暨 IP 研發銷售領導廠商 ─智原科技（Faraday Technology, TAIEX: 3035）於今日發表PCI Express (PCIe) Gen2 EP 控制器IP。此IP符合PCI Express Gen2標準規格，最高傳輸速度可達5.0GT/s，並已通過驗證，現可供貨。. ~/ X& j  b' C

8 r9 P, D8 P# n: u# b+ q7 ~  x智原擁有多年高速串列連接IP的研發經驗與卓越的架構能力，這次推出的PCIe Gen2 EP控制器IP提供多種電源管理模式及具競爭力的gate count，在相同功耗與晶片面積條件下，即可達到降低CPU資源耗損、提高流量、減少延遲等優異表現。此外，智原提供完整的測試流程，其中包含了PCI-SIG®的硬體與軟體驗證測試，以確保此IP的相容性與可靠性。
6 L% _9 u5 x% {0 Q/ E
1 H0 y. b! ~+ r8 J9 R智原PCIe Gen2 EP控制器可支援16-bit PIPE的PHY介面，AMBA 2.0 AHB的介面可連接CPU及周邊模組，整合容易、設計彈性高。此外，為加速客戶驗證與開發，智原提供一個PCIe的驗證系統，這個系統是一個整合了控制器以及PHY測試晶片的FPGA板子，同時，這個板子也已通過所有PCI-SIG®所訂的測試項目與標準，將讓客戶可充分安心地依照自己的需求進行晶片設計的開發。
作者: atitizz    時間: 2010-4-21 04:25 PM
智原科技策略長王國雍表示，「Giga等級的傳輸介面是智原的核心競爭力之一，我們提供客戶USB、SATA、高速網路連線（Ethernet）、LVDS和PCIe等多種選擇。在PCIe方面，智原已經可以提供完整的Gen1控制器與Gen1/Gen2實體層方案，這次新推出的PCIe Gen2 EP控制器IP更將傳輸速度提升到了5GT/s。我們認為PCIe Gen2的市場將如之前USB 3.0介面一樣，在主機板、外插卡、橋接器及外接式元件等應用面快速滲透，且預期會有愈來愈多結合PCIe Gen2的應用出現，所以隨著PCIe Gen2 EP控制器的推出，將為智原的ASIC事業帶來更多新契機。」
  j1 ?6 c/ t2 A) i9 L/ W * a1 s6 i# B1 r
智原科技研發處長陳健銘表示，「我們將逐步建構完整的PCIe解決方案，而multilane裝置端控制器與Root Complex將是我們接下來的研發重點。累積多年高速傳輸介面的開發經驗以及協助ASIC客戶的量產實績，相信我們這次推出的PCIe解決方案，也將充分滿足客戶在各個應用領域的需求。」% a+ S. ^$ }* z! K
: \0 S; r1 t' u0 ~0 O$ U! I: E
供貨時程
; U5 V, u9 ?, L7 e7 ]智原的PCIe Gen2 EP控制器IP與90奈米(SP)實體層IP現已可對外供應。
作者: heavy91    時間: 2010-5-20 06:51 PM
挾成熟實體層(PHY)技術與經驗，智原科技協助客戶取得USB 3.0主端控制器(host controller)認證
8 Y/ y9 I3 p5 T8 U  L【台灣 新竹】2010年5月20日
5 l& @5 d9 ]* C& Z2 m/ Z5 I' Q$ t3 k) m6 P% F9 U/ `8 v
ASIC 設計服務暨 IP 研發銷售領導廠商─智原科技(Faraday Technology, TAIEX: 3035)於今日宣布其客戶睿思科技(Fresco Logic)的USB 3.0主端控制器(host controller)，已通過USB-IF的所有測試，取得xHCI控制器的認證。此控制器是採用智原科技的實體層IP所開發，是台灣第一、世界唯二通過認證的USB 3.0主端控制器。因應USB 3.0未來的龐大商機，此控制器的通過認證，也為智原在電腦週邊與多媒體高速傳輸介面的佈局上，立下一個具重大意義的里程碑。' a1 B7 W: U. A' S+ z3 V

5 t& X" Z; b" y  M5 h: K智原科技研發處長曾玉光表示:「我們在主端控制器所扮演的角色，主要是在於實體層的開發。對於實體層技術，智原的要求不僅止於功能合乎規格。為了要確保未來眾多周邊設備的完全相容，我們在開發初始，就務求將各種雜訊、封裝與電路板上所可能產生的問題一次解決，以留有足夠的margin和tolerance，讓我們的客戶能在晶片與系統產品上，完全沒有相容性的疑慮，進而一次到位的取得認證。目前智原已在0.13um、0.11um以及90nm推出解決方案，之後在更先進的製程也會一一完備。而針對各個製程，也都將有更低耗電、更小面積的高效價版本推出。」
作者: heavy91    時間: 2010-5-20 06:52 PM
此控制器參與的是今年四月底在美國奧勒岡州波特蘭所舉辦的workshop。主控制器不論是在開發技術以及規範認證上，都是非常艱鉅與嚴格的。尤其在日趨精準的規範下，能夠取得認證，不論是對於USB 3.0本身的相容性以及測試對象的多元性，甚至是未來整體市場的開拓與普及上，都有長足的意義。
' ]* D5 s. ~6 J: B 3 Q' L5 K. B7 n( T; U: O3 c5 W" l
智原科技策略長王國雍指出:「這個主端控制器的及時通過認證，歸功於睿思科技在USB 3.0 host controller技術的領先地位、智原在USB PHY技術的豐富經驗，以及雙方密切的合作關係。而藉著協助開發此控制器，也讓智原更充分掌握了相關的認證規範，所以對於未來確保device端客戶的相容性，將比其他競爭者更具優勢。就整體產業來看，從今年初各主機板與筆電廠陸續採用 USB 3.0為其傳輸介面開始至今，主要通過認證晶片的供應商只有一家。但隨著睿思的控制器通過認證，將打破這個獨家壟斷的局面。系統廠商將有機會取得另一顆更具競爭力、效能佳、相容性強的控制器晶片，對USB 3.0的普及與滲透率，將高度發揮推波助瀾的功效。」
作者: atitizz    時間: 2010-5-26 07:15 AM
積極搶佔USB 3.0市場，智原科技與銀燦科技合作推出 UFD (USB Flash Disk) 控制器單晶片7 d8 H$ W; f) G/ ]/ Q
新竹，台灣 2010年5月26日
  R0 m/ I3 v' J3 _5 f
* y- C( z7 U( g* ]) GASIC 設計服務暨 IP 研發銷售領導廠商 ─ 智原科技(Faraday Technology, TAIEX: 3035) 與專業儲存控制IC設計公司 銀燦科技 (Innostor Technology) 共同宣佈，推出業界首顆USB 3.0 UFD (USB Flash Disk) 控制器單晶片方案，並將於Computex展會中現場實機展示(2010/6/1-6/5)，正式開啟USB 3.0在Flash的應用大門。
% m! j3 r$ \  J' c+ m( f( q  g/ V
1 o) U9 H8 j  u此晶片是以銀燦科技先進的 Flash 高速儲存技術，結合智原科技USB 3.0實體層(PHY) IP，所合作開發完成。初步實測傳輸效能已達原有USB 2.0版本的6-10倍，並領先業界完成單晶片整合。
7 _1 x' Q" z% N6 a9 t( E
0 h6 M  a4 _7 ]/ D4 T6 m8 X兩家公司合作開發的UFD控制器晶片，能展現超高速USB 3.0在UFD應用上的效能，同時具有低耗電、廣泛支援 SLC / MLC / TLC Flash 以及客戶能利用USB 2.0 UFD的量產模具的優勢，讓客戶可以快速推出USB 3.0 UFD 產品上市，縮短產品開發時程。( \9 E0 \4 O) D
! f! B: K: z; o/ Z, y$ b3 G. D
對此，銀燦科技 總經理李庭育表示:「今日展示業界首顆USB 3.0 UFD 控制器單晶片，是銀燦科技持續對USB 3.0產業的貢獻之一。此次能在如此短的時間內推出USB 3.0控制器單晶片，歸功於銀燦科技與智原科技策略夥伴關係，及智原在USB 3.0 PHY的成熟技術。我們推出的控制晶片提供了USB 3.0 UFD 產業一個關鍵元件，也解決了以前雙晶片方案的高成本與高耗電問題，預期可以加速USB 3.0 UFD 相關產品的上市及普及。」
作者: atitizz    時間: 2010-5-26 07:15 AM
智原科技策略長 王國雍表示:「智原在USB 3.0的佈局，已經逐漸展現成果。除了在host端已經量產出貨外，device端不但design win屢有斬獲，也將於今年下半年陸續量產。而這次透過與銀燦科技的合作，更在領先同業的開發速度下，推出具競爭力的UFD晶片，得以搶進Flash應用市場，讓我們對銀燦的市場積極度、設計團隊的精實以及後續的業務開拓，都充滿了高度信心。」% ~4 ?0 n0 j% s. Z; m# X# o" ^
  u( Y2 I2 U0 m1 q# ~
這次推出的UFD控制器單晶片方案，是採聯電0.13um製程。欲了解更多銀燦科技的USB 3.0解決方案，歡迎蒞臨以下兩大展會或上網 www.innostor.com : ) |0 [% Z+ f6 ~) P
. 6/1-6/5 Computex: 台北南港世貿展館，展位號碼J2303 K* F" E+ T3 u& s6 a( ]+ H+ o
. 6/2-6/3 深圳集成電路創新應用展: 深圳市會展中心，展位號碼6G01
1 R& B& e9 n7 f( i1 {
/ e" I* o7 H) B: j% E* Z8 X4 H2 N& T$ ]5 ?8 Q
關於銀燦科技. n( X' M$ k4 p; M% l1 ?6 S: w

) P: [7 }- c" v4 q2 k4 c% ]4 G9 [( b專注於儲存控制IC開發。成立於2008，秉持專業，不斷追求進步與創新之精神，於成立一年內，完成0.18um 32位元CPU SSD/UFD控制IC開發，並依循關鍵零組件控制IC產品發展技術藍圖，搭配相關的技術資源，藉由公司團隊高科技研究發展，與策略聯盟的合作，建立完整產品線。進而開發出高效能，低耗電之產品，達到節省成本，滿足客戶需求，並為客戶爭取到寶貴的time-to-market。
作者: atitizz    時間: 2010-7-20 05:22 PM
智原科技推出1GHz ARMv5指令集架構超高效能處理器FA726TE
* V% p, ^$ W! G! a$ A4 |高效價比方案，搭配完整開發環境，加速客戶產品問世
7 O1 Z7 ^! x. K, K: v. O- n
1 A) k' Y! h" J# p【台灣 新竹】2010年7月20日-ASIC設計服務暨IP研發銷售領導廠商 ─ 智原科技(Faraday Technology, TAIEX: 3035)於今日宣布推出與ARMv5指令集架構相容的32位元高效能RISC處理器-FA726TE。FA726TE是針對高效能需求的應用市場所設計，包括機上盒(set-top box)、IP電視、Gbps等級網路、SAN/NAS、netbook、數位娛樂裝置、MFP、個人導航裝置，以及多格式無線閘道器等。FA726TE處理器硬核(hard core)的工程樣品已經可以提供給客戶進行評估與導入設計。採用聯電55奈米製程，在最差情況下(worse case)時脈速率依然可達1 GHz的FA726TE，對 ASIC客戶而言，除了其高效價比之外，與智原合作更可受惠於智原所佈建的完整IP pool、以及智原基於豐富經驗所發展出的SoC開發環境，促使客戶得以同時在產品本身的效能、耗電、以及開發時程上取得高度競爭力。, W7 R/ _* g8 \" B- ?8 {! S7 b$ e% r
) b( Z; E( a* F
有鑑於CPU應用產品的功能與效能快速成長，智原科技因應市場對於多工系統(multi-task)處理器的需求強勁，開發出FA726TE處理器。這款高效能處理器採用dual-issue 超存量的架構，效能高而功耗低，可達到2.4 Dhrystone MIPS/MHz，在以效能為考量的組態下，功耗低於250mW。+ D% W5 G7 D: {8 t9 j; v! N
- ]5 [' m( c9 [  w9 |
智原科技策略長王國雍表示，「我們很高興能為市場提供這麼優異的處理器核心。身為少數ARM指令集架構的授權廠商之一，智原有效的運用v5指令集架構，在提高效能之餘，更有效地降低功耗，相信FA726TE將是有相關需求的廠商之最佳選擇。同時輔以完整開發平台與環境，對於客戶應用產品推出的時效性，也將發揮相當大的功效。」* ]1 D* R% z9 l4 h9 k

$ ~) `$ D* G* V9 ?: }! D- W對於欲採用FA726TE的客戶，智原提供完整的開發環境，包括多功能的A369 開發平台(註) ，搭配健全的軟體工具鏈與除錯器系統(ecosystem)，讓客戶可以輕易地將自己的元件整合進研發平台，以利各種應用的設計開發。同時，智原也提供各種AXI IP，為客製化的SoC增加解決方案，其中包含多樣的控制器與橋接器等。
作者: atitizz    時間: 2010-7-20 05:23 PM
智原科技研發處長陳健銘表示，「智原在微架構設計、實體設計等方面都有豐富的經驗，也因此能推出如此高效的FA726TE。專為處理大量資料需求所設計的FA726TE可完全合成(synthesizable)，能夠符合各種製程與頻率，以滿足各種不同應用的需求。」
1 K& N9 _/ U8 X3 x( W; h0 ~: } ' K7 D, |$ l9 M
關於FA726TE! Q3 E. ]. c8 l7 ?
FA726TE包含13個pipeline stage、獨立的指令快取和資料快取、具DMA功能的scratchpads、寫入緩衝器、記憶體管理單元、節省能源單元、標準JTAG除錯介面、及可選的浮點運算單元，具有高準確的分支預測，可支援6個優異的non-blocking資料快取及二級的中斷優先等級，其處理器核心採用可調整組態的(configurable)64/128位元AXI、或32/64位元AHB匯流排來與外部記憶體及其他元件進行溝通。1 G% {7 r3 n1 h4 t  u

7 \4 C; |5 |' k7 @% Y1 ^(註) 關於A369平台與AXI IP
0 r9 S# x2 t- P-A369平台
+ r, p* J$ l' X3 Z5 q5 {7 ?SoCreative!IIITM A369 SoC開發平台，包含了可加速客戶應用開發的多種 IPs，其中包含系統、網路連結、多媒體加速器、記憶體subsystem、與其他週邊及系統延伸等方面的IP，透過AHB延伸介面，客戶可植入自己的邏輯(logic)，以快速通過功能驗證與軟體開發。 - o. F# k, {# }$ H! h0 M. w
: |' }1 N8 g$ f
-AXI IP$ g& H0 g$ @6 ]( T/ F2 c- v
智原提供的各種AXI IP，為客製化的SoC增加解決方案，包含AXI interconnect、AXI DDR2/3控制器、AXI L2 cache控制器、AXI DMA控制器、AXI靜態記憶體控制器、AXI中斷控制器、AXI register slice控制器、AXI對AXI橋接器、AXI對AHB橋接器、AHB對AXI橋接器，以及AXI對APB橋接器。此外，AXI SATA控制器與AXI PCIe控制器也即將問世。
作者: atitizz    時間: 2010-10-27 11:06 AM
完整佈局USB 3.0，從主端(Host)到裝置端(Device)，從實體層(PHY)到控制器，智原IP透過產品全面取得認證
1 }' p  M, T! t5 a7 u3 J8 M* W ; z9 S9 U( W' _9 f
【台灣 新竹】2010年10月26日-ASIC 設計服務暨 IP 研發銷售領導廠商 ─ 智原科技（Faraday Technology, TAIEX: 3035）於今日宣布其USB 3.0 裝置端控制器 (controller)，已透過儲存產品通過USB-IF協會的驗證並取得USB 3.0 logo。由於其相對應的USB 3.0 PHY也已於先前透過產品通過驗證，智原在USB 3.0方面的佈局，可謂趨於完整。從先前的主端(host)，到目前USB 3.0的裝置端(device)橋接晶片，應用範圍亦從PC、Notebook，擴及外接式硬碟、SSD、隨身碟等。預期隨著logo的取得，也將更拓展智原的ASIC業務。; M" r8 P8 s7 Y, N2 L+ X& g" n# L
1 E1 {& N/ p  E8 o" U) A
智原科技策略長王國雍指出，「採用智原USB 3.0 PHY與裝置端控制器的產品通過驗證，表示智原有能力提供完整而可靠的USB 3.0解決方案，特別是在PHY與控制器介面的連結部分。而隨著USB 3.0主端和控制端的市場接受度、產品滲透率在今年下半年的明顯提升，智原即時通過驗證的解決方案，將可滿足客戶目前與未來的應用需求。智原也將繼主端之後，在裝置端逐漸成為整個產品供應鏈的主要供應商之一。」
. t% _& l: T+ q& S
* K" m3 r* Z4 w智原的USB 3.0裝置端控制器於今年九月底在台灣台北通過USB-IF驗證，相較於其他供應商的方案，智原的USB 3.0PHY 提供比同業更小更具競爭力的gate count，得以在最小的晶片面積內，發揮出最佳效能。同時，為了讓客戶儘早進行軟體開發與功能評估，智原也將提供與ARM CPU相容的測試平台以及相對應的驅動程式。
作者: atitizz    時間: 2010-12-9 04:57 PM
USB 3.0技術再突破，智原推出0.11微米鋁製程IP，協助客戶提升產品效能與成本競爭力* y" Q& a9 {: {8 [- c8 V* u

" v$ L5 E, b, \* B8 p/ V) X3 L 【台灣 新竹】2010年12月9日-ASIC 設計服務暨 IP 研發銷售領導廠商 ─ 智原科技（Faraday Technology, TAIEX: 3035）於今日宣布推出0.11微米鋁製程(0.11um AE)的USB 3.0實體層IP。此IP的優勢為成本與耗電量較敏感之應用產品提供了最佳選擇，應用範圍包含裝置端的橋接晶片及消費性電子等，可有效協助客戶強化其產品競爭力。目前已有數家裝置端客戶將採用此製程IP來設計開發下一代產品。4 Z6 v+ P+ E# r) u& I# j# G
2 ?$ a% E5 b: ~, l% K! `2 n
智原科技研發處長曾玉光表示：「我們所提供的0.13微米與90奈米的USB 3.0 PHY及裝置端控制器，已先後協助客戶完成晶片設計，並順利進入量產階段。這個最新推出的0.11微米鋁製程IP不僅促成了智原USB 3.0 IP的完整性，也為價格與功耗敏感的應用產品提供了一個最佳化的選擇。而對於智原的研發團隊而言，0.11微米鋁製程IP開發完成更是一項重大的技術成就。相較於0.13微米及90奈米製程，在0.11微米鋁製程下達到5G傳輸速率的設計難度與挑戰性要高出許多。」
/ W% m) A! z- J' _ 6 J2 h1 @% Q- _" j) q$ u
智原0.11微米鋁製程USB 3.0 IP的優勢主要來自於晶片與系統端方面的成本競爭力。透過精細專業的設計，此IP在維持相同效能的狀況下，能將晶片尺寸縮到最小，周邊元件降到最少，以大幅降低客戶的總成本。此外，智原0.11微米鋁製程USB 3.0 IP從U0到U3的功耗也是一大優勢，其中U3層的功耗甚至趨近於1mW，充分滿足客戶對低功耗的需求。綜合功耗與尺寸上的優勢，此IP將大幅提升客戶產品的競爭力。
0 C. x) H) L, {( b3 P+ H4 Q; Z
' D, k( t& H# A- e- J智原科技策略長王國雍表示：「相較於2010年，明年個人電腦的USB 3.0搭載率預計將有十倍以上的成長。為了滿足這樣強勁的市場需求，智原已陸續開發並提供給客戶最具競爭力的方案，除了在效能、功耗及成本競爭力上的提升，同時也積極備齊各製程及其相對應的half-node製程。這個0.11微米鋁製程USB 3.0 IP的推出，將有助於擴展智原的ASIC業務，進而協助客戶提升其市場佔有率。」
, Q1 _; g. u' R& q3 Y ' j9 I& C+ }; n2 _. i6 K
產品時程
2 K1 s; _2 v3 Q0.11微米鋁製程與銅製程IP的工程樣品目前都已可供貨。
作者: tk02376    時間: 2011-1-11 02:01 PM
標題: 智原科技推出55奈米高效能無線通訊IQ ADC/DAC IP解決方案
高競爭力的12-bit 80MSPS ADC/DAC解決方案，特別適用於高成本敏感度的LTE、WIMAX、CDMA與WLAN應用產品
* R, @2 w9 p6 C/ [& Y- o5 u) \" U: L* z2 W
【台灣 新竹】2011年1月11日-ASIC 設計服務暨 IP 研發銷售領導廠商 ─ 智原科技（Faraday Technology, TAIEX: 3035）於今日推出55奈米的12-bit 80MSPS IQ 類比數位轉換器 (ADC) 與IQ數位類比轉換器 (DAC) IP。此IP解決方案已通過矽驗證，可用於LTE的baseband-RF介面、WIMAX、CDMA、手機與網路設備的WLAN 等通訊系統應用。+ w  j5 }* C+ L4 T( b5 m% D
$ u* ]! s! q& A2 Z/ G6 e1 S
ADC/DAC IP在網路通訊ASIC中的重要性日益升高。而智原新推出的ADC/DAC IP解決方案同時達到80MHz的取樣頻率與12-bit的精準度(resolution capability)，符合網路通訊應用產品的規格需求。其中IQ ADC具備數位校正功能，採用的是pipelined架構，特別適合應用於各種高解析度需求的產品，同時以單一時脈輸入來控制所有內部電路(internal conversion cycle)。而在IQ DAC部分，其電路驅動(current-steering type)的架構由七個熱代碼(thermo codes)及五個二進制代碼(binary codes)組成，能將電磁波干擾(glitch energy)及DNL降到最低，以提供優異的動態效能。% i% X5 u4 ]" m0 \# D4 R! \9 Y

7 L2 I4 d8 x3 e智原科技研發處長曾玉光表示：「此次所推出的12-bit IQ ADC/DAC IP解決方案，內含AFE或MIMO AFE、輔助ADC、輔助DAC、以及PLL，特別適用於通訊相關應用。智原以晶片設計與系統廠的角度考量，務求最具競爭力的系統成本。同時，我們在AFE子系統部分，採用尺寸最佳化的LDO、與不需外掛電容(off-chip capacitor)的參考電路，並直接將ADC輸入介面連接至RF晶片上。這些IP的整合設計，也將大大提升客戶產品的競爭力。」 $ `6 ]5 U4 b2 f- b* J( h

/ @: d$ B) q( ?智原科技市場部部長暨發言人游琇涵表示：「我們很高興能推出效能表現極具競爭力的IQ ADC與DAC。這些IP的完成，將使得智原的55奈米IP資料庫更為完整，也將有助於我們拓展通訊市場，協助我們的客戶攫取更多市場商機。」/ u# m  @$ K! p
6 ?& z) A; K: Y5 {5 T/ e; j
供貨時程+ p: v/ B8 e7 h; l+ s4 ~3 @, Z
55奈米邏輯SP/RVT Low-K製程的12-bit 80MSPS IQ ADC/DAC現可供貨。. s) I4 h: a6 @
為了加速客戶系統開發，智原提供完整的設計工具，包括datasheet、application note、矽驗證報告、實體層設計資料庫(physical design database)、行為模式(behavioral model)、LVS netlist、timing model，及評估板等。
作者: amatom    時間: 2011-1-19 08:07 AM
標題: 迎接USB 3.0市場起飛元年，智原科技攜手客戶揭櫫佈局成果
【台灣 新竹】2011年1月18日-智原科技假台北六福皇宮舉辦的USB 3.0論壇，於今日隆重登場，且在吸引近五百位聽眾的狀況下，整場活動可說是座無虛席，研討會以及場外參展的攤位也都吸引眾多詢問，為近日熱門的USB 3.0話題更掀高潮。
" ~6 |9 c  |8 E1 \% |
* y( k7 Z8 ~4 |3 Z; j  |IC設計服務廠智原科技在USB 3.0佈局方面，可以說是非常積極與領先，目前也已有相當不錯的成果展現。所以今日攜手睿思科技、銀燦科技、以及原昶科技等共同舉辦<USB 3.0論壇>造勢活動，揭櫫相關產品開發與業務經營成果。而在這場活動中，首先登場的是電子時報分析師針對USB 3.0市場所做的分析報告，其預估今年(2011年)USB 3.0主端控制晶片將達40%以上滲透率、規模約1億2千萬台以上的量，算是正式開啟USB 3.0市場的爆發元年。而針對周邊系統方面，包括儲存媒體、AV應用、Hub等應用領域的持續擴張等，都將推升device晶片出貨的數倍成長。
0 q: [0 y( s" b( u: Y5 U
$ J$ P: e* |  D: D+ \" l3 l( q智原科技市場行銷部部長暨發言人游琇涵表示:「目前各家系統廠已經都將USB 3.0列為基本配備，而智原不論是在主從端控制器或是周邊系統的SoC解決方案等，都有著全世界最完整的佈局，包括關鍵IP的提供、製程技術的完整性、以及相關設計平台的佈局等，都可以因應客戶需求作最有彈性的安排。而智原在各應用領域協助客製化晶片產出的經驗，更是促成現今USB 3.0應用與市場開拓得以開花結果的重要因素。」+ x2 T& ^7 `& i5 Y- _% X
2 G! k/ s$ K- C
睿思科技在場中主要揭露的是其USB 3.0主端控制器以及其強大的競爭力；原昶科技繼日前發佈新聞稿後，今日也首度現場展出其USB 3.0影音輸出入解決方案、以及USB 3.0 hub控制器；銀燦科技則針對其目前出貨暢旺的外接式硬碟以及隨身碟解決方案作精采說明與展示。% S3 ^& e. r' b0 p' y

! a% o% ?0 l8 ^歷經過去一兩年的技術開發與市場佈局，USB 3.0儼然已成為下一代的主流傳輸規格。隨著<智原USB 3.0論壇>圓滿落幕、迎接嶄新元年的開始，智原與客戶的攜手成果，也將備受市場矚目與期待!
作者: innoing123    時間: 2012-2-2 09:27 AM
聯華電子與智原技強化先進製程智財夥伴關係 合作協議涵蓋0.11微米至28奈米程世代3 q: X$ @$ S; C% f. T& }% @
【台灣 新竹】201202月01日
: `3 Y& x4 @, k& f9 A
' a1 n' h6 h' Z4 d聯華電子與ASIC矽智財領導廠商原科技今日(一日)同宣佈，雙方協議將強化矽智財夥伴係，以涵蓋聯華子先進製程上的基礎與特殊矽智財。此協議之下，智科技將最佳化一系列完整矽智財，提聯華電子0.11微米至28奈米製程使用，以助雙方客戶的各不同應用產品，縮短其系統單晶片設的上市時程。, a& S2 V* _, G, h9 r& f4 d+ i( h

  n# E* h5 O) t5 W8 x, U$ H此套矽智財涵蓋了低功耗礎矽智財，包含憶體編譯器與標準元件資料庫，以及原科技專精的一列高速介面矽智財，例如USB 3.0、DDR3、SATA與audio DAC等。
5 f3 O0 A9 f, `7 ?/ x0 v1 Y8 _$ \7 E6 d1 J0 E
智原科技市場處長暨發言人顏昌表示，「們與聯華電子的合作，能夠滿足雙方戶在不同應用產上的需求。在雲端運算方面，經過一時間的耕耘佈局聯華電子與智原科技目前已經有不錯客戶與市場斬獲並且持續邁入先進製程世代，以更高合度的SoC晶片，提客戶產品效能與市時間的領先優勢。此外，在成熟製部分，則涵蓋了備高度市場潛力的嵌入式系統應用，括智慧電表、介應用以及微控制器等產品。所以此次訂的協議，不僅明了智原的設計能力，以及聯華電子先進製程上的完佈局；雙方在矽智財的持續開發與承，更進一步確保戶在各個熱門市場的競爭力。」 - A$ h1 G, ]3 u. y9 i7 ?3 h+ a! i

" i( c1 b' H6 J9 @聯華電子矽智財研發暨設支援處長林世欽示，「我很高興與智原科技擴展夥伴關係，在多製程平台套件共同努力。此次雙方的協議，正呼應聯華電子致力於效能低功耗製程平台連續性的策略。為客戶導向晶圓工解決方案提供者，聯華電子十分重並將配合客戶的品藍圖發展，因此我們的55奈米、40奈、28奈米製程技術為完整解決方案，為消費性產品與行通訊產品，提供順利的製程移轉途徑。此次與策略夥智原科技攜手，同強化我們的矽智財方案，將可為採這些製程進行系單晶片設計的客戶，帶來更順利的產設計成功途徑。」
作者: 8xun0474d    時間: 2012-4-20 05:59 PM
標題: 顶贴
好帖子必须顶，支持你。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2