Chip123 科技應用創新平台

標題: 我想請問高壓Cell的一些問題 [打印本頁]
作者: a223152209    時間: 2007-6-4 05:03 PM
標題: 我想請問高壓Cell的一些問題
我最近在看我們公司的Techology File 時(因為我沒畫過高壓元件) 發覺高壓的rule和正常的元件有所差別  高壓的比正常的還大  我的問題是
) }7 X9 v' V; Y6 {' z請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  , Y! ^! N4 t; C; p4 G9 D4 j' I
另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道這表示{  左  上  右  下  }  我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢
( g7 D1 n9 \# M! @, G請各位前輩或者知道的人幫我解答  非常感激
作者: jianping    時間: 2007-6-4 05:20 PM
THE  LAYOUT DEVICE OF HV , 有Asymmetric及symmetric兩種,如果symmetric的DEVICE就沒有 S及D端差別.
作者: wiwi111    時間: 2007-7-5 01:56 PM
在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再畫layout十有什麼差別呢??
! D& @" P) m5 j- e9 z
% I7 E6 E: {# H+ y0 n差別是如果你是off 狀態,則你要用到這pattern時會無法顯示,當然你要tape out 的gds file
  R+ K5 a( i8 `9 N5 B# P便不會正確,到時designer debug後是layout 的錯,那你可能就得準備換公司了,這是layout8 b! o' S' L( k" h
人員最不可犯的錯誤...................
作者: skeepy    時間: 2007-7-10 05:05 PM
補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
* w- t- ^2 z7 g# L+ M要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.
作者: skyboy    時間: 2007-7-12 12:07 PM
原帖由 skeepy 於 2007-7-10 05:05 PM 發表
0 Z! v4 z. {! O0 v6 b/ j補充:要劃HV DEVICE建議把DESIGN RULE熟讀,特別是CROSS SECTION
' {6 O6 }/ ]( l4 n6 O8 Q) L要能看懂,這樣在劃CELL時比較不會弄錯,有CELL LIBRARY的話更好.
6 W- x( d. p; l( N: q
' n9 \* E7 s- V  R
小弟也補充一點慘痛經驗...
& D/ e. a% G& R2 B4 h  j! a如果公司是第一次做, 有任何不確定的地方一定要問 designer, 如果 designer 也不很確定,' U3 E+ w! S, I2 G4 a) ]
那一定要問 foundry....甚至是 layout 好了請 foundry 的人看一下....& U; ]  O  e! H& N0 h

  y) w: N2 {# e4 Z等到 T/O 了才要東補西補都是很痛苦的事情....
作者: spyang1119    時間: 2007-7-13 10:47 AM
標題: 回復 #4 skeepy 的帖子
同意~design rule K熟,就算tf & command file & foundry device有誤,layout都絕對不會錯
作者: jauylmz    時間: 2007-7-17 09:16 AM
>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
, V5 b9 e  B2 z8 xAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧; W1 w* c6 y- q

0 v+ y+ J6 E5 f. W( w: L3 n) P+ H>>另一個問題是  為什麼Techology File 裡面有寫到{  on  off  on  off  } {LB}}  LB我定義為NPLUS   我知道/ K, H5 n+ [# k4 `8 ~! ^
    這表示{  左  上  右  下  }
& N, A+ t: V, m$ `* L0 N9 G4 I% MAns: 看你這樣寫很像是Laker TF 的 Format ,如果是，那它並不是你所說的 {左上右下} 的關係喔。
% t& ^0 z- p1 h' W) O6 z        這點要注意。Laker Manual 上寫到那是 Repeat Pattern !!  請看附圖
" O' d" k: S  t$ B6 n9 }0 L        { on  off   on  off  } 是對應到下面的 區域  後面就重複了，所以叫做 Repeat Pattern : f  b1 C% W* |6 V5 z1 M
        { OD Poly OD Poly }   
8 p: M) E' [7 C. U8 D: K3 H& I        {  1    2     3    4   }       在有 on 的 區域就會產生出你的 LB =>  Npuls layer : I/ ?3 J2 x7 F0 G" n6 e$ V

+ e! e- K9 ~0 p3 }>>我試過  如果把左改成off  那在layout 圖中  就不會顯示左邊的NPLUS  請問顯不顯示對我們再
; B7 A& [5 U3 T+ {+ L  e6 k    畫layout十有什麼差別呢 + p" b# A7 U- ]0 p
Ans: 你如果選擇 off 的話，那在Create 這個Device時，他就不會產生Layer 在相對應的區域了。
作者: m851055    時間: 2007-7-21 08:24 AM
原帖由 jauylmz 於 2007-7-17 09:16 AM 發表
1 J- E' o* d0 h- ]>>請問高壓有一邊比較大一邊比較小  請問哪邊是輸出端哪邊是輸入端  還是都沒差呢  
$ N2 X2 s& I: |" ]/ r+ x9 }" t) I  EAns : 通常Asymmetric 的MOS 大邊是 Drain 小邊是 Source ，那你的輪入端應該是指Drain吧% ^) B, Y% R- H9 ]3 }
. S( w% Z4 Z: j  @
>>另一個問題是  為什麼Techol ...
0 P& ]" F+ a" z7 M
% j. Y' m( X; x  P

0 A& p; t" \) Y5 [# U8 |4 P# m7 u$ a
6 S  |+ T( D# P" r5 f% g2 J" ^  E* j$ W# ]" Y' ^- q; q" v$ y
此圖設計是耐壓到16左右的設計，一般都用symmetric設計，很少使用asymmetric設計，除非空間不足。- Z) V9 H: ~5 V& L& o1 r3 H1 w9 m
在25V左右之耐壓一般又是另一種設計方法，有deep Nwell layer，相關layer約為16-18層。



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2