Chip123 科技應用創新平台

標題: 請教各位先進下列問題，麻煩大家告訴我 [打印本頁]
作者: jelly811737    時間: 2007-6-5 11:40 PM
標題: 請教各位先進下列問題，麻煩大家告訴我
1.在做電路時如何考量輸出負載，是考量要輸入端的電容大小嗎?' K6 E' K$ z9 t
   (例如：設計PLL時charge pump的輸出負載要怎樣考量，才有辦法去推動下一級的VCO)0 G2 s6 S/ R% [/ h: s( i
   還是有哪些方法可以做考量呢?有辦法用HSPICE語法考量嗎?% A4 N; r7 l- b' r/ r5 s0 z
   我只知道輸出要看示波器的負載大小在設計buffer。
* m! l" O0 l4 {! o* z+ v2.作邏輯閘時如何考量Fanout，有辦法用HSPICE語法考量嗎?0 y. b& Q* C: Y6 B8 ~$ @
3.在做設計時有把法用公式計算每個MOS的大小嗎?還是就先給個大概值再去做調整?
2 b: ?: j/ J8 V( _& y% h+ N: N: k5 u( @$ E9 n0 W7 P
這些問題困擾我很久了，我目前還是個學生，不知道要請教誰，所以來此請教各位先進! |) K3 M1 b5 A7 ^7 b- r8 Y4 y, x
希望大家能幫我解決這些疑惑。/ X6 l2 q5 D8 i" u
謝謝大家
作者: ianme    時間: 2007-6-6 12:15 AM
spice是個tool，不是拿來考量用的東西。1  2  3都能解決。我不知道該怎麼說...我覺得你的問題還蠻嚴重的，也許你需要從前面慢慢的做過來會比較好。4 y5 ^3 ?5 X+ y. ^

7 t# F) B. ~5 l% x9 G1.一個一個來，不要VCO沒搞清楚就要搞系統。負載怎麼定義?該怎麼做?才會去除負載效應?這需要"考量"嗎?諾頓告訴我們什麼?
* ^, A! q3 Y  @; @1 `# `; ]: A$ b" V: X- Q) m) Z; G
2.Fanout的定義是什麼?你這問題問的有點...不知道該怎麼去說..不就把他接一接看能不能推嗎?不會算的話那接一接去跑在去觀察每一級的狀況總會吧?! c1 L! `" K: E# v7 R. d

! E9 j& G6 m7 {* ]7 ]* T3.就是電子學，只是現在狀況改成求解未知，也就是設計。類比電路你要慢慢try恐怕要求老天賞飯吃了。起碼要知道電路大該的結構與功能，才能大約給值開始tune。
# X8 x4 ~  w- x: A9 P$ H: ?) L. S# W4 l2 K4 A$ m& d: a
[ 本帖最後由 ianme 於 2007-6-6 12:18 AM 編輯 ]
作者: jelly811737    時間: 2007-6-6 10:44 AM
標題: 回復 #2 ianme 的帖子
謝謝你的回答，因為我是新手，不知道怎樣懸賞所以沒有弄，真的很抱歉，不是我很小氣。
6 M$ v0 l7 Q; J  ^* {: ]! |, ?我知道spice是個tool，我是想問說，
7 G" R: E2 f4 w我這些問題有辦法寫什麼指令，再加上一些考量，就可以看出結果。8 a' p. ?* F3 v
我看SPICE的使用手冊有寫Fanout的相關資料，4 Q& a( ^3 i. d1 \" d* y# P' O
在15-5。不知道是不是這樣子寫就可以不用ㄧ級ㄧ級接這樣子在去看。6 |5 i9 z  w6 {, q* q. K- S

$ v7 u3 S- K0 R7 G[ 本帖最後由 jelly811737 於 2007-6-6 10:56 AM 編輯 ]
作者: ianme    時間: 2007-6-6 08:28 PM
你第一個問題是阻抗匹配的問題吧?那要看你的VCO的地方是怎麼樣?這種問題誰有辦法回答你?沒做過誰知道?至於第二個問題，如果不願意一級一級看那我也沒輒，就算你寫出來還不是要去看?如果做電路還想者偷懶那還真是...15-5是哪個版本的?1 a" J  {4 c; P' ~1 I, g. ~: x
15-5也不過就寫了些"關於"fanout的東西，如果你真的了解spice你就不會有這種如高階語言下下指令就要解決問題的想法!spice是怎樣的tool?他在做什麼?真的清楚嗎?



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2