Chip123 科技應用創新平台

標題: charge pump里面的opAMP起什么作用？ [打印本頁]
作者: adele    時間: 2007-7-24 02:41 PM
標題: charge pump里面的opAMP起什么作用？
看到charge pump里面，有opAMP接在up和down的两路输出电压中间，起什么作用呢，可以不用吗？
作者: macrohan    時間: 2007-7-24 09:33 PM
让Dummy之路跟随实际之路，Dummy之路可以减轻电荷共享和时钟溃通！* g6 G9 f6 @+ I) L
不知道我这么理解对不对
作者: finster    時間: 2007-7-25 02:07 AM
charge pump基本上可分成single-ended和differential兩種架構: G4 h8 D7 G! x( k8 A  N* S/ q
single-ended的charge pump就沒有使用OP Amp的方式(我的印象中)
9 \% r% w+ t2 j1 i- ^3 L5 i絕大部份,會在charge pump中使用到OP Amp大都是在differential架構的charge pump' K3 `2 \% S1 `. t  u
當然,charge pump中要不要用到OP Amp完全是看designer個人的考量與架構的需求
! {4 F0 ^& S- ^* X, g6 a, bdifferential charge pump也可以不用OP Amp就可實現
+ p: t: ^1 t6 m, ~5 ?2 N. m' K
  X1 U, ^% a' F至於你提到charge pump中使用到OP Amp
" W0 s0 z' a2 W7 ?, E" l我在IEEE的paper中曾看過兩種這類的charge pump
7 v, E" E5 k/ k+ ]. j5 _0 c建議你,先看懂內容寫些什麼,絕大部份的IEEE paper都會描述block的動作原理和基本架構運作緣由' ]4 e) k4 j0 [) d
若你推導一下電路運作模式,我想應該不難理解才對
! `$ o6 ?( |! n
0 U% j* Y) G6 K+ _4 A另外,PLL的charge pump電路架構,就我個人所知的大概有六種以上
6 ~" _" e* m3 P6 r; _5 D每一種架構都有不同的考量和優缺點3 w/ H% i6 t. {* o! i
如果你真的無法理解paper上的描述,建議你將架構或者電路圖貼到論壇, x  A: P: Y: ~& p8 p. W1 @" ~
要不然,誰又會知道你問的是那一種charge pump架構呢??
作者: kanchiam    時間: 2007-7-27 08:59 AM
標題: 回復 #1 adele 的帖子
因為你說的不是很清楚/ e4 [6 N) d! W
不過大多數的opamp在charge pump中5 Y: w" L4 W( H, c8 Z6 W
都是拿來解決charge sharing, l3 K  T+ u2 M( y0 x  K6 ?. h  f
這個算是PLL的一個基礎觀念
作者: option318    時間: 2007-8-9 10:18 AM
順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
6 w( A, `/ A3 p9 l: I, b1 w( U/ M. g然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o
作者: finster    時間: 2007-8-9 07:08 PM
電流up和dn當然要match
+ `3 O8 C" P: j2 K) C( n不然charge pump current對low-pass filter的charge和discharge就會出現un-match, q* q( Z0 e/ A7 w: H3 g  @
進而影響control VCO的voltage,連帶的也會造成VCO振盪出來的頻率會受到影響
' y* v% {% u: D+ h$ t7 f. e
" m$ S, n5 A: `! d1 r: C至於charge pump current要設到多大
2 r& B2 Q" {# A9 e4 S這要看你在PLL的設計中,VCO的gain值有多大,damping factor設為多少等等參數才能夠計算出charge pump current在多少值時才是最佳的
4 g, W% B. Z, @1 ^; A: k一般來說,charge pump current在10uA - 40uA均可接受,但,實際值乃要利用公式及搭配所有相關參數計算過後才能決定4 w, q( w: h1 ?6 N
想設計PLL,公式的推導絕對不能少,如果不先了解PLL的運作原理而只是要知道各個block參數為何/ @9 W: i9 T7 W' k3 _0 K% ^
那就無法真正理解PLL的設計精髓為何,更無法設計出最佳化的PLL$ g0 X/ v' b, g
- |: z( ^  t5 M. M# S8 t4 C

" K4 @8 T- R3 w, o2 }/ _& b& x
; A' M3 n, k2 z5 @0 w
. J' z9 x' f' w/ \& Z+ {$ D
原帖由 option318 於 2007-8-9 10:18 AM 發表 8 e& \& v7 S, k. V  I4 \
順便帶提一下，請問那在Charge Pump中，我們要注意到up、dn的電流ip是否要match！！
3 I6 d4 s  W4 L- r; ~2 q& S2 e& p然而在這其中，小弟想問的是，那個ip電流我們在設計時，通常都是設多大呢？為什麼？:o
作者: option318    時間: 2007-8-11 03:05 PM
恩恩！！謝謝”finster” 副版主的說明，小弟總算了解。
6 M! E8 H' A. u# T" K6 O( X# e" U謝謝您的說明唷！！
作者: super    時間: 2007-8-12 03:45 PM
我的理解是 加上op 是為了charge sharing 和 不讓電荷變化太大& V0 k$ T2 h- p3 L/ C& H* V1 d7 e
讓ref spurious 增大.而且op 的SR 也會影響spurious 多寡! J. v% A* [: L. |
所以 要小心這個op的設計* f0 U5 y) e) n- ~3 ^# e
. n, o; k( n6 k5 J8 M7 W' d( W. X
charge pump電流 我就有點疑問了 , 一般大公司的量產IC ,  Icp 都是mA級的 ( Z; o% [- O. H# n
不知道為何paper 都只有數十uA ?
作者: finster    時間: 2007-8-13 10:27 AM
一般而言,我們所設計的電路都儘量要求low power,也就是整個system的total current要能夠愈小愈好
( G2 ~' A* \9 o$ s4 C' B就以PLL而言,最大的current是在VCO,其次是differential-to-singled-eend(D2S)(有的PLL架構並不需要這個block circuit),然後才是charge pump和post-div/pre-div及PFD
; U4 L+ b4 a$ i' _+ j; u( p而在我們所設計的PLL電路中,一般的total current大概都在10mA上下,其中3/4的current是VCO的current所消費掉,當然,如果包含D2S電路的話,這個比例和current值也會有所不同; ~0 e% e5 h# A7 ~7 G
4 [; v) X# I$ T( i
再說明一點,若是純analog PLL,其charge pump current本來就不應該太大,charge pump current愈大,相對的對low-pass filter所作的chrage/discharge的速度也愈大,表示control VCO的voltage變化也愈大,那樣子很容易會讓VCO產生過大的frequency變化,除非VCO本身的gain值就很小,不然charge pump current到達mA都很難控制VCO的frequency5 @3 ^" c. N; y5 S) d' b1 C/ w
再者,如果charge pump current都己經是mA級了,那VCO的current幾乎都要達到數百mA,那這個樣子的PLL所用掉的current就太大了,現在環保意識抬頭,歐洲一直在提倡綠色能源環保規章,一個PLL會用掉數百mA和一個只會用掉數十mA的PLL,當然是數十mA的取勝
( {7 U5 [. V" y最後一點,如果PLL要放在SOC當中,其所消費的current絕對不可太大,因為那對整個system和熱源會產生極大的問題,電路所需的current愈大,愈有散熱的問題,對SOC而言,當然會要求PLL所要用的current愈小愈好
作者: macrohan    時間: 2007-8-13 01:28 PM
我的理解是Charge Pump 的电流大小与Loop Filter 参数密切相关，如果Loop Filter  on chip, 那么CP的电流越大，电容就越大，很大的电容集成到芯片上，所占用的面积会大到无法实现的程度，所以电流越小，Loop Filter的电容也相应变小，Loop Filter全集成会成为可能。单纯从功耗来讲，200uA和20uA相比，对整个LL节省功耗有限，但是Loop Filter电容能减小10倍。
作者: super    時間: 2007-8-13 06:57 PM
我比較讚同macrohan 說法 . 這比較合理.paper 是有說到過 .4 K6 j% @  [# X9 l! N$ ~# O
就我所知  charge pump current 多少和vco 電流根本沒有關係.
& ?7 R4 K) p6 z3 ?, }不會因為pump current變大 vco current就需要變大.0 F+ ?0 p0 ~% L: ]! |, R* Q
這是我所知的 .
: T2 n4 I: B# Z! N! j; r謝謝各位大大的解說 .
作者: macrohan    時間: 2007-8-13 07:36 PM
如果从噪声角度考虑，从传递函数来看，CP电流越大，CP到VCO输出的噪声就越小，电流大了，CP的电流的失配相对小些，传统的PLL，LoopFilter 一般都是外置，所以不考虑环路滤波器电容的大小，所以CP的电流一般在mA级，而在SOC、全集成逐步成为趋势的今天，Loop Filter 全集成，CP的电流再不能达到mA级了，一般都在uA级；
作者: kmchen3089    時間: 2007-8-20 05:02 PM
標題: 回復 #1 adele 的帖子
about your question (回復 #1 adele 的帖子)- q1 `5 p# F4 ^+ ]
please refer to Razavi's Design of analog CMOS IC  textbook
6 z5 O* E- M, N  p/ G' S- S3 X' dedition 2001 ,page 567  & figure 15.47
2 H; }* H" S+ u! cit's to minimize charge sharing and can decrease vco input ripple voltage8 E) J9 m# }6 Z  Q/ J6 m! N0 k, O* Q

3 V& O; y$ r# i0 y4 \. cThe structure is originally presented on JSSC,vol.SC-23,pp1218-1223,October 1988 (see figure 8 on this paper)+ E) b. M/ @  F: z1 y' K1 d5 P
A variable delay line pll for CPU-coprocessor synchronization
作者: deltachen    時間: 2009-11-26 05:11 PM
謝謝大大的分享~知識因分享而壯大！
作者: Chipfish    時間: 2010-1-6 05:00 PM
謝謝大大的分享~知識因分享而壯大！
作者: semico_ljj    時間: 2010-1-7 05:54 PM
学习了！谢谢
作者: semico_ljj    時間: 2010-1-7 05:55 PM
我设计的电路一般是20uA∼60uA的样子，VCO功耗大致4∼8mA。
作者: dacaili    時間: 2010-8-17 09:14 PM
谢谢分享。3X3X。
; _8 i; u- J) [+ o+ T+ I0 i謝謝大大的分享~知識因分享而壯大！
作者: dacaili    時間: 2010-8-18 01:01 PM
谢谢分享。3X3X。
6 @# o  M* i+ O- S/ J" M' h謝謝大大的分享~知識因分享而壯大！



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2