原帖由 小朱仔 於 2007-7-29 01:22 AM 發表
網路上找的應該是CIC提供的吧
不知道大大要問什麼! T( K. K+ F; m3 a& _3 v' u
所以先找一份什麼是PDK及一些設計流程圖參考
o$ \* b* K2 \; d$ V$ g: o
PDK(Process Design Kit)& i( y, p, R( r% `3 x
ASSURA是一種Layout後的Verification Tool,目前常用的是Calibre,. K9 H' j, z" P/ s# P
不過也要看製程廠有無 ...
原帖由 eel 於 2007-12-26 10:33 AM 發表
在彈出的Virtuoso下選擇Design -> Gen from source,將會出現layout generation options,之後產生對應的元件佈局。' {/ \7 g. v, v% D4 B
我照著上面的操作,結果出來的版圖都看不到,就看到一個框框。是layout generation options要設 ...
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) | Powered by Discuz! X3.2 |