Chip123 科技應用創新平台
標題:
請教power on reset電路??
[打印本頁]
作者:
ainge
時間:
2007-8-3 02:53 PM
標題:
請教power on reset電路??
請問各位先進, power on reset電路的工作原理??
& w) i6 L$ w8 ], d6 i5 H
或是有相關的資料呢?
# \8 p. y# l0 G6 G) B
Thanks!!
作者:
monkeybad
時間:
2007-8-3 04:39 PM
Power-on reset have two tasks
& `! j8 T' L8 z
1. Ensuring that the processor starts at a known address.
3 p7 o0 I; P, K" ?3 N6 G) t
2. Hold the reset signal until three events have occurred:
5 X2 k9 P$ J @! I$ b" V! h
(1)the system power supplies have stabilized at the appropriate level;
4 F$ T4 e4 X4 G! n- G$ S" t
(2) the processor’s clocks have settled;
$ y! [4 t4 {( q9 T6 `% a8 t
(3) the internal registers have been properly loaded
q* R. U8 X8 m+ R Y
; h5 Y3 ~! ~7 q) D4 a" \+ _
電路設計難度在於通常要求非常省電(<3uA) 而且在切換電壓要求越來越低時會越來越難設計
7 a. A4 t- Z7 b2 Q1 t
以前舊的架構是用R C去做delay
% ^+ c( P' X" ?, @2 { }1 F$ k
在比較現代的IC是用OSC Clock做delay 假如在配合DFF就可以做switch debounce
% n( n% n. x0 W9 v6 F% ?# e7 Z2 O
立琦有出一顆RT9801A/B 可以參考一下 另外MAXIM也有出相關的也可以參考
" ~, O/ P! P* N# D: [: m
+ h" F9 i/ i! m3 A7 v) g
我以前有設計過一顆 但是我是看很多家的datasheet自己拼湊的
2 B0 T2 y& G: Y& [% A
雖然規格不是完全符合但是還可以用
3 L, w0 u2 W/ L
至於真正的電路是怎樣弄的還請有經驗的人提供一下意見吧
, q3 u4 y& q; V/ @' n% _! H9 N
: F5 h2 F$ X; o* f8 b( z' x8 I) k
大致上我的電路原理是這樣
, U, S. C5 _' S2 F0 H
基本上就是 先產生一個參考電壓 通常是用bandgap去做
9 j" S' v% U; A* o1 ~) P" l
然後在把輸入電壓接到很多個串聯電阻做分壓
1 f, l- e# m7 K; M5 l1 M8 a! S
然後把電阻的分壓與bandgap電壓用一個比較器做比較 得到一個trigger的信號
7 |! P* x$ d" T1 F9 S: D- N
這個trigger信號經過一個delay機制 delay機制是用OSC震出一個clock還有經過一連串DFF來達成delay的效果
( O; Z" ^4 v. w* f& d9 `( F! A
然後系統在剛開始Power on時就會送一個reset的信號
' U9 n% t% z) i7 n' E3 [
現在用這個trigger信號去把reset信號鬆開 (用邏輯閘去做運算就可以了)
% d- G" p! ~' w4 u1 x3 u% y
也就是原本強制reset的信號可能是low 現在經過一段時間鬆開後便為high 然後系統就開始正常的工作了
}* J! d- u. f. z
7 f" _9 a! i, g7 \; w" b
另外還有切換電壓時要加一些類似遲滯電壓的電路 以免電壓有noise或是不穩忽上忽下 reset就一直在那邊切來切去
# p8 _: V! s- ]# X, ?% a
. D4 l0 K- L; h
[
本帖最後由 monkeybad 於 2007-8-3 05:01 PM 編輯
]
作者:
sjhor
時間:
2007-8-3 06:29 PM
標題:
回復 #2 monkeybad 的帖子
哈哈 說的很清楚唷!!
& G' a9 V7 ]0 h- W$ u
不過以上的電路都相當的複雜!!
: S' c/ @* G$ X: t. j, B+ ?
若是 IC 內部所需要的 Power On Reset 電路!!
- w7 d f8 @8 `& B& C
通常是簡單的RC充放電加上 有遲滯的 inverter 就可以唷!!
1 C& ^0 _8 q% o" y
這個 只有在 Power On 瞬間才會吃電 其他時候都不會有電流!!
2 T- }. U. I1 t' C s
我想 如此應該就夠唷!!
5 K+ M" n+ O/ g' s: e/ G
不需要太精準的電壓轉換值和精準的 delay time 的時候非常好用唷!!
% v0 r: E0 C7 O- I! e$ F
+ Z- C# \6 W" @2 G- J
至於電路! trace or 找人家的 patent 就非常多多唷!!
作者:
finster
時間:
2007-8-5 09:50 PM
補充一下我們自己的作法
6 Z1 z: Y" z, b2 s. Y
我們也是用R-C的方式來作,不過,是用diode-connector 的MOS R和MOS C作R-C
, ?* z0 k% c3 i
另外,我們不用inverter,而是用schmitter trigger(中文該是翻作史密特)來取代inverter,因為Power ramp的時間在不同的系統下會有所不同,而且Power noise也是無法確定的,故而用schmitter trigger來製造出一個window,使得抗Power ramp noise會有比較好的效果
& g/ a( ~ P. C% \
再來,因為使用R-C,故而schmitter trigger的input端並不是最高電位,會使得schmitter trigger在Power supply穩定後有current在消耗,為了避免這個現象,我們會在R-C的連接端用一個weak PMOS,當Power ramp未達穩定時,這個weak PMOS為OFF,同時Power-on-Reset處在reset的情況
; x6 \6 @/ Z7 q5 Q1 X5 w
在Power ramp檼定後,Power-on-Reset處在off的情況時,weak PMOS為ON,讓R-C端拉到最高電位,使得schmitter trigger不會有任何current在消耗
作者:
klim
時間:
2011-10-5 06:17 PM
回復
2#
monkeybad
[. Z: Y: r) \( P+ Y4 i) e% l
6 ]2 D$ @$ O8 F" e
$ g9 X1 U) d( p. f; {% F3 K
請問您的"遲滯電壓"circuit怎麼設計?
歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/)
Powered by Discuz! X3.2