Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。2 D3 l7 p( q$ {8 \+ e- I& y
這次我的問題是：
& a6 Z( {8 a0 C( {; A1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？2 k1 w1 k% \2 m) J- x! T& \
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
2 b& U* t6 K. b- n; D" [8 }  K5 J" Q+ w8 Q. m- A) n4 F! \
3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。& D1 G- _  w! U' E: ^" M% M
2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。
! V9 a/ |3 ]1 s" D/ E: q/ z4 H3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
/ f: H6 I8 ^- K6 Z- _     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。& I2 E3 @8 ]5 r
. J9 W7 ?0 f. t, N
2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....
# z7 }. p8 k0 z& v1 \3 p! C- g. Y
3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題. X. `, C* j. J8 U; A
1.bending and edge effects是低電阻係數偏愛的" C0 l1 q8 h6 y4 o) q, C' E7 i
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表 8 U' {7 K0 U" P5 G
小妹還有個問題$ i* Z% l# C9 D% ]/ c$ P
1.bending and edge effects是低電阻係數偏愛的. L1 r. f) Q- w7 {1 B, K* B$ _
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
9 a7 I& H) h' |. g- h& p8 p
  T2 h: J' k( V, C9 F- }

! O2 D& Q3 e4 R% A2 j) K4 s) D須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表
( y0 V& H: ~$ w9 T/ u% H4 G, ~小妹又來了。- S5 Q/ B) y  h3 Z' ]1 k
這次我的問題是：- A" C7 Y2 t3 u
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？& H3 G9 S0 O* O7 i
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

) M, r  H6 w- g5 B$ t4 P+ E. X
* p% X- U, y3 Q7 o5 [Q1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻) t, d! F4 |/ f9 i) c
     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則
) A& Q0 g% y; }, G, L     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大8 L1 v; S# N% Z) z+ J- t
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大
3 s- ]8 m4 _' X: X* L5 Z. l     因此第一個contact接到metal,應該要考慮的是接面電阻( s0 C+ l  H. j1 `# r. F

' H6 r, P/ c- c6 N. g: P, \4 dQ2:在製程時,會有所謂的邊緣擴散~
$ l5 Y! Z/ H# h2 x- ]$ D  u     依照這樣轉角的電阻畫法,因為排列的不相同,0 k$ O1 g3 a( b8 o! Z
     所以擴散的情況也會不同.$ @5 R& \' k- u! o  F
     若是轉角擴散情況嚴重,造成上下兩條直線接在一起* i% Y8 E0 {9 B
     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)0 V3 {' U! q( r' L' ]+ v
     因此通常在繪製電阻時,通常會採用串聯的方式..
8 N* I6 d( e2 Y. J/ O8 i' b, C     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻
$ y- r! ^! J. i) j     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同
# v( A; V; V0 I6 N1 G     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
# l# }' X: x) G+ |  M4 A# i " K+ A% K. e; m2 ?9 m, D* v3 U. J
     這種轉角的電阻畫法,還有另一種缺點:
. J3 o. y" c! J5 l$ v5 L3 {     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱1 J" ]8 ~) ~9 h: O2 h1 x
     容易造成electromigration,也就是所謂的電子遷移..
5 W" a$ q! ]9 O% |6 v' s2 d* i     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動1 a$ L2 F8 G$ W/ D
     
7 s, r; u# a) L. _3 ?     這兩個是轉角畫法較嚴重的問題
- q* v  t! C3 U# S
/ H* E9 D2 @/ K. x- y& L
- n6 R7 l* F. Y/ C- G另外是Q1.bending and edge effects是低電阻係數偏愛的+ E: @8 f7 O" ?. q  X' G9 k
這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低7 ]* I7 o' `' b0 I$ V/ L
因此電阻值畫的越小,電阻值的變動越低
! P; z" g. t6 i1 |0 V3 W5 R換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答
( Q/ b. }' V/ V* U  e不過又有了一個疑問! l# O$ ^6 ^% R$ I
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
* t% \& v3 h7 ^& ]但是”小的電阻值會有較大的誤差值”
! \" ?' M# }8 ]# K這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
% r1 T6 s4 `- W# q! [是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？4 P; a- i5 R. C" \; c
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧6 N8 ^& t, ~2 |9 l
面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)
; @7 [/ p; r1 ^' K) P0 o# a) Y特別是用diffusion產生的電阻  
- ]( {3 Y0 e" o/ M9 A9 w* c你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~" q- b& k/ @! e. C) u# ~5 L
但是相對於同一個 ic 裡的同一個材料的電阻$ p8 T" C, }1 F( ^* K8 W
彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表
0 M  q# L. R0 ]% B' t; e; m6樓的樓主很謝謝你的回答
6 m! j9 W4 V! {, `不過又有了一個疑問% V# d- s& l( i& t; }, g) L
就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一
! X$ a1 v5 @9 r1 y+ _( v( d+ W但是”小的電阻值會有較大的誤差值”4 i8 ~( O# C' z# A
這句”小的電阻值”　我可以把它解 ...
5 y* H$ h5 H0 Q  h4 D  Y

. X2 A* ^# Y9 ]. m2 `小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2