Chip123 科技應用創新平台

標題: 想請問一下設計mos的wenth跟length [打印本頁]
作者: yuiz    時間: 2007-9-15 12:17 AM
標題: 想請問一下設計mos的wenth跟length
最近一直在模擬paper上的電路，(也清楚了為何電路會這樣接)+ c( X$ A. P+ ?  _( P0 R! G
好比說VCO，PLL的電路
" R. U  O$ E+ k0 c8 ?7 D通常你們在設計nmos或pmos的時候，長寬比都怎麼去設計呢/ C  [! ?! F0 k2 a- W6 S. P
如果是以0.18um製成或0.35um的製程來說
1 H  _: H' V' N6 e不知道各位專家有沒有什麼建議或指導之類的.....
作者: gengwd    時間: 2007-9-16 06:56 PM
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。
作者: sjhor    時間: 2007-9-19 10:31 AM
類比的世界  沒有 standard!!  f. v& p- z) s* d
所有的 width & length 都是依照設計者的需求來設計!!- x1 b0 L' n) g1 V$ g( A
所以  應該沒有人可以告訴你標準答案!!  |/ r  W% W7 k% G: l7 {
或許  有這麼一條 guide line 叫做  儘量不要用到 min. length/width!!3 ^) Y& v+ n% N2 t% p  i: Q4 Q6 D
這是考慮到製程變異的時候!!  假如不 care 時  也是可以用的啦!!. W; ~$ Q# t6 S5 t4 ^, ~3 [2 C! q: S
看你自己的需求唷!!
作者: li202    時間: 2007-9-19 05:04 PM
L與W跟你的操作電流、頻率盛至跟溫度有關
. v1 h- S2 V1 b2 N一般L的不要抓到min值,L大一點可以避掉製程size的變異8 a- U+ `% x3 L" d  m- ]) R
適當的W/L比例控制去抓Veff值比較好
作者: 緣緣    時間: 2007-9-20 04:46 PM
一般在設計NMOS或PMOS，為了讓MOS在飽和區工作，以所需要的電流(Id)，再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值，* `' Q8 Q' {+ b3 @/ u
另外，如果是0.35um的製程，表示L最小可以到0.35um，但建議不要用到最小，因為如果製程不穩，L很可能會跑掉，而造成電路Function功能不正常。
作者: temes    時間: 2007-9-21 07:50 PM
比如W/L=12/60. 和这个20/30。match怎么看
作者: wuwen    時間: 2007-10-26 01:49 PM
Sorry, I would say they are total mismatch!
作者: twteng    時間: 2007-12-16 07:42 PM
一般類比電路的書籍(ex:Alan..)都會提到喔，大部分都是以OP當做例子，利用OP的規格去回推MOS的SIZE喔.
作者: eeKuo    時間: 2007-12-16 11:11 PM
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的
/ \+ @* r% t8 I3 k4 T* ]1 X0 u但還是要看設計者啦
作者: hycmos    時間: 2008-1-15 02:31 PM
看是類比還是數位電路,
& b2 t. s! ^2 D$ [5 [  n類比電路基于match的考慮,一般需要更大的L,
9 H5 X4 v! l$ F) N' u  p數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.
作者: andywu    時間: 2008-1-15 04:55 PM
2樓的是REVERSE吧...
2 p: K1 ^  K8 n! w% O+ |  J9 T( w1 _: T$ `" P( K
我想還是要以分析來設計4 p7 B/ P1 z& P" X+ I# v
6 x  T/ j- c! B3 u/ x6 X) f
先明白公式,推小信號MODEL# u8 r" M  M+ C& y+ K
% [2 j6 G5 j; x0 Y/ w+ ~
應該可更清楚
作者: gimayon    時間: 2008-1-15 09:09 PM
類比電路基于match的考慮,一般需要更大的L
3 h6 p0 J$ m" u5 Y' o3 f^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
, Q, F5 z/ f+ m基於 製程變異 及 短通道效應
1 V/ }. E3 C" ], V* G$ N& G8 J/ W. ^* A$ p7 w/ s$ A0 n
先明白公式,推小信號MODEL
% U# F' N2 w9 [8 x4 ^( Z' Y% h+ m^^^^^^^^^^^^^^^^^^^^^^
. G, U& }7 A; u: A' j. {. i% z20/2 跟 10/1  在數學上是一樣的(忽略2次效應); r: y5 M- u% U8 \
但在 hspice 可能是不同的 mos model
作者: wiltao    時間: 2008-2-12 05:07 AM
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first
作者: 賴永諭    時間: 2008-3-11 01:36 PM
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.
作者: dennates    時間: 2008-4-5 10:02 PM
一般length都會設計在最小L的2-5倍
& E0 Y1 r( x$ g- [/ p: `2 F" t再看電流來設計wenth
作者: liangshangquan    時間: 2008-4-11 03:42 PM
L大小的選擇和mos的使用有關係
" c+ s4 N0 _" k# z/ _& |6 F有從match的考慮，電壓mos和電流mos
( e, _6 Q) x' b  `9 ]  v有從1/fnoise的考慮等等
3 p. }. u: H! T$ m2 Z/ Z沒有絕對
) I7 x6 L/ W# G: Zw的選擇主要和vdsat和L大小相關



歡迎光臨 Chip123 科技應用創新平台 (http://www.chip123.com.tw/) Powered by Discuz! X3.2