对于rail to rail运放问题

enjoymartin

想看看运放的结构，希望能有所了解，不过不留言不能看很郁闷。

finster

就以這個電路來說,它的input/output皆為rail-to-rail,也就是說輸入信號的range為0V ~ vdd
而以DAC來說,輸入是數位信號,輸出為類比信號,而DAC的output一般而言可以為電流或者電壓
如果,你要在DAC的output端作一個buffer,那DAC的output就要為電壓準位會比較好
* o6 u; }/ k) F% V/ X0 M5 @如果是電流輸出的DAC,那我們都會將電流再轉成電壓形態

* a% @1 g, J: t" E. N再來,你的這個OPA要作為buffer,所以要把它接成unit-gain buffer的形態,亦即output端要回接到inn
在此,要說明一點的是,一般DAC的輸出可以為電流或者電壓,如果是電壓的話,那一定會有電阻作為負載
" {2 ^- ~( X& R5 z, y而既然有電阻作為負載,那就很怕後面一級電路會影響到電阻的值
故而,一般都是接一個unity-gain buffer來隔開DAC與下一級電路

luyan923

原帖由 finster 於 2008-10-6 11:38 PM 發表
你的OP的電路還真是有點小複雜,我看了一下,有些地方實在無法弄清它是怎麼動作的
貼上一份IEEE早期的rail-to-rail OP Amp的Journal paper
' M8 P/ v, o1 e7 G4 T7 y我們目前的rail-to-rail OP Amp即是採用這種架構,架構不難,也還蠻容易理解的 ...

2 |7 ?5 S9 L9 X% L, |6 D4 r首先很感谢finster的回复，我的这个电路前面一部分是�定增益的，对于你说的P6和N4是一个浮地电流源的偏置，电路的后面一部分是个浮地电流源偏置的推挽放大器。但是我还是很不明白，这个电路怎么可以做为一个电流模DAC的buffer？是不是电流模DAC的buffer不是rail-to-rail的，它与电压模DAC的buffer有什么区别？期待你们的回复！

finster

你的OP的電路還真是有點小複雜,我看了一下,有些地方實在無法弄清它是怎麼動作的
/ R4 k: {/ R/ D貼上一份IEEE早期的rail-to-rail OP Amp的Journal paper
& f8 D1 A' ^* G/ R; V我們目前的rail-to-rail OP Amp即是採用這種架構,架構不難,也還蠻容易理解的
對於你貼上來的電路圖,感覺跟我附圖1994年這份的架構有點像,但卻複雜許多
其中,P6的接法最讓我感到疑問,因為很少會有這種接法的,不知是參考自那份paper架構的呢?
- e( ~' I$ Y' F5 G* A' w5 g
  X* D$ S# P6 N) q, ^9 f8 d3 p

遊客，如果您要查看本帖隱藏內容請回復

luyan923

希望大家帮我看看了，这个电路是用在R-2R梯形结构电流模的DAC中的buffer，但是我觉得这个电路并不是�定的Gm,但是可以推出在P1和N1前面的电路是个�定增益的，不知道整个电路是怎么理解的，期待你们的回复了，不管对不对都希望提点观点，谢谢了

luyan923

谢谢建议了：
$ H3 W1 f* _4 E0 O1 C  `我的电路图如下：

finster

建議你放一下電路會比較讓人明瞭你的問題
因為有些問題或者專有名詞由英文翻成中文時意義有好幾種用法和說詞
6 k$ w% Q1 u1 B3 u+ ^. A- c9 }用電路表示,大家比較容易理解你問的問題,也比較知道怎麼回答