10 Chipcoin
有沒人有類似這個的疑問?1 w# I1 n" w( f9 Q& \
Can someone tell what are the different EDA tools that exists?
/ C/ R; A% g. a5 r2 X ( s5 s6 m9 ?( w# s R
本版這些主題(投票、討論)你都看過了嗎?
& g' F8 p+ X$ u
' y# X4 Z. w) x* a# |2 r ?; G# w EDA戰雲密佈!RD戰力分析?
- V/ L- U6 g% g4 U 實現65 nm設計需要購買哪些DFM工具? " \* K$ \: X' f* |3 x1 T
DFT 使用工具調查 DFM 工具戰力分析 ! B. h8 f/ ], S S1 ?8 Q$ k6 a& Q
Cadence軟體工具介紹 Synopsys軟體工具簡介
/ e' F1 H* {. k" `5 }4 B 預測2007年十大熱門EDA議題
7 h- U5 p! I/ j$ _$ I( O
5 Y) v% V2 {& U9 P EDA Innovation through Merger and Acquisitions
. a) ~$ G( e/ L$ F9 n! r+ ` 8 _/ D5 B$ V9 q4 ]& Y
8 K& H. |! n' v5 m; U" v3 F# X" U. s
* c4 ]# x5 H3 t8 ?
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
# Z4 |' T [3 o9 w" N 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : 4 A2 G' d+ q, ]- d
+ Y( u/ G) L% [ Z' {1 f; `
這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:( @* I% I8 o& f; b
9 ] Y* f/ I) _0 l0 F6 D" s
1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
# v4 r' F f5 A& O6 ?, ` 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? # d; o5 x; ]4 R, J3 |9 e
3.激勵方案:也許...
1 H( u9 v* X, ~1 D. p" | Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
# u9 D2 m" }/ T4 I( s1 }& \+ {1 c chip123 在沒有 APR 討論區 :
, m. W- }1 k7 S% K. ? Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
% N6 m" C3 S3 q. V6 r) K 0 B, h: y% M7 m! C3 e
chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors? + ]9 [, W8 m! i2 h+ Z. ~
5 S" H( F# ~, g( o0 B# I+ Q$ ?
EDA 電子設計自動化 : i& b' s t! l
Ø ESL設計與模擬design & simulation ( O( d. P# g- S" |
Ø RTLsimulation : R, z0 \) l. Y
Ø 邏輯合成 Logic synthesis 7 \4 W6 O, r$ q
Ø IC 實現 (Implementation)
! P) Q4 M7 }4 Z6 l5 d$ y Ø 定製佈局和佈線 Custom layout ' E7 `3 W. \" P0 D
Ø 設計規則校驗 Design Rule check
6 l, @- D+ P0 G$ ^1 [ Ø 解析度增強 (RET) 技術 2 T# `0 P$ E8 k7 o
Ø PCB 版圖工具 layout tool
' o* k# J" o% x! r: A! m; O Ø FPGA 整合
$ G( S5 v! ?' `6 ?. l3 _! O, ^4 R % i' y; R" P6 ]* ~
EDA Tools 的次分類 ( `+ b9 m8 s2 r# g* `- S
2 e' \% R! i- F7 G5 w$ J/ y
RF Simulator ( Xpedion )
6 V3 j- P4 Q& G; p Transistor-Level Debug System ( Sandwork )
s9 O& Z; j& [& z, s' J Project & IP Management ( Synchronicity )
$ @; u, d. h9 W$ L HDL Simulator and Designer Series ( Mentor )
" O3 e/ j' [' S/ I3 v4 o Characterization ( Magma's Silicon Correlation Division )
. g' e0 t4 Q. u# v+ Y; @ PCB Layout & Signal Integrity ( Mentor )
" H% C7 {( K: V r! R1 e Physical Synthesis and Prototyping System ( Sierra Design ) ) C; `! y. r: I4 B, P, b
Automatic Constraints Generation ( FishTail )
, a& j0 ~, t0 s Verification and Emulation ( EVE ) ' B, m6 W* u' o; r: h. ]
Power Analysis ( Sequence )
3 B% f3 k m ]9 c3 R Integration of OrCAD & PADS PowerPCB ( Precience )
6 y8 `; o* ?" X4 U. l. p Component Obsolescence & Supplier Management ( Precience ) t" \7 Q2 P: F. D4 V8 Q6 ?
PCB CAM ( WISE Software )
% V, v- U9 ~* h- g8 n2 a# Z0 t
8 Z5 {* ]; s) `* o0 E* ~! m- h8 N EDA環構服務
( [4 K; A# F2 m4 u9 ? http://www.nspark.org.tw/nspark/EdaServiceAction.do 3 J7 q& X3 s9 @0 [& |* E
我來回答