Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 17739|回復: 18
打印 上一主題 下一主題

[問題求助] 關於用MOS做的電容

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2010-4-12 09:25:00 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
會先把S,D端相連,要形成電容必須有上下極版及中間介質
0 H' R& M+ c9 h! V( I4 ]7 v若是NMOS電容:上極版是G端,中間介質是薄氧化層,下極版是P-sub嗎?
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂7 踩 分享分享
2#
發表於 2010-4-12 11:00:56 | 只看該作者
下極版是P-sub嗎?
: Z, s  n- v8 a2 t% M應該不是 下極版應該是 薄氧化層3 F: Q( c, S# m0 h) Z1 f
S, D 相連就變同一塊ㄌ
3#
 樓主| 發表於 2010-4-12 11:44:41 | 只看該作者
我剛有再去翻書看一下
+ u( i. b8 s: S0 t+ }  z# A下極版好像是通道7 B9 U, S4 r; ]& W" a5 S+ s
而薄氧化層是型成電容之間的介質
) Q( }4 ^9 E6 S8 j表示要做MOS電容,上極版電壓要比S,D電壓高出Vth
9 Y- i5 ]) K5 f: r才能做出嗎???
4#
發表於 2010-4-12 18:28:00 | 只看該作者
不是p_sub喔!!& d2 C% b8 [+ `* g
$ l" J6 t% ]: R, q+ g; x
是通道形成後和上面的絕緣處形成一空間- R, R) A3 C+ }9 f  B8 l
5 O6 s! S* ?# Q0 {. X, W, `# _
就如同電容一樣!!
5#
 樓主| 發表於 2010-4-12 20:41:44 | 只看該作者
再請問一下
5 M: \& @3 v0 p, o9 R7 m" v4 I若是跟通道形成的,不是會有三種情形5 }# y- j$ L! k# G4 d( ~8 `9 Q
1,通道未型成時% `; S6 Q( _* L% q# f: N
2,三極管區7 U( L$ ^+ |1 L/ c
3,飽和區# M$ ]' b- G3 n4 G; n& u3 n
此三種的L好像都不一樣?
6#
發表於 2010-4-13 09:33:29 | 只看該作者
过来看看~~~学习一下
7#
發表於 2010-4-15 12:05:49 | 只看該作者
如果接在G上面的訊號電壓大于Vth時,NMOS工作在飽和區
+ ^7 B7 r, c* H% G& S6 g, l這個時候下極板應該是gate下方的反型層吧
8#
發表於 2010-4-15 21:07:49 | 只看該作者
% e9 V- v7 z; H
mos电容显出较强的电压控制特性,图显示的是nmos作为电容世道容值曲线图,当gate相对于衬底为负电压的时候,多子被吸引到上面(氧化层下)形成积累层,在积累区工作状态下的nmos电容容值只有氧化层电介质决定,,(注:其实就是由两极板间的电解质面积和电学性质决定的,这就是本征电容C本)# }+ z, N) m' a* Y! T  n$ L: Q" q* _
当gate相对于衬底正电压时,多子被排斥开表面,耗尽层形成了,随着电压差的加大,耗尽区越宽,容值也降低,一直到电压差等于阈值电压时,少子会被吸引到表面形成反型层,随着电压差的进一步增大,仅仅增加的是少子的浓度,而不会增加耗尽层的宽度,容值等于C本的20%左右。4 t8 }& e3 i# Y: y3 N' S0 f
以上分析仅仅是s和d diffusion 不存在或者没被连接到衬底的情况,如果s和d 存在并且连到衬底,那么这个mos电容就有点复杂了,一旦强反型形成,一个导电通道short了s和d,这个通道变成了电容的下极板,容值又升到和C本 一样大了。1 f( z* p; ^3 V0 P. D8 |& Q; d( s
Mos电容一般应该设计让他工作在远离阈值电压中心以外,如果device工作在积累区,没必要接s和d diffusion,如果device工作在反型区,想达到满电容就必须把它们和衬底连一起,

本帖子中包含更多資源

您需要 登錄 才可以下載或查看,沒有帳號?申請會員

x
9#
 樓主| 發表於 2010-4-15 22:41:17 | 只看該作者
謝謝這位大大的解說,還有付圖片,讓我更了解了
10#
發表於 2010-4-16 14:14:11 | 只看該作者
Good job~ Nice talking~ thank you~
11#
發表於 2010-4-16 21:03:37 | 只看該作者
所以做mos电容应该一端接poly,另一端接source-drain-pickup这3点就保险了,这样就得到如图中所示的"v"型曲线,如不接source-drain,就是如图所示的"Z"型曲线.
12#
發表於 2010-4-18 23:44:11 | 只看該作者
但是~這種電容~不會很吃製程嗎~~~如果製程飄移的話~不就趴了~~6 e, k4 \& X. z% f; Y
所以~需要準確的電容時~~還是可以用嗎~~
13#
發表於 2010-5-5 10:05:42 | 只看該作者
如果一端接poly,另一端接source-drain(没有和pickup接在一起),会是什么情况,会有满电容吗?
14#
發表於 2010-5-7 22:47:21 | 只看該作者
用GATE和DIFF之間的通道作電容特性用
15#
發表於 2010-5-10 23:44:28 | 只看該作者
這種用N/PMOS做的電容好像誤差比較大
4 f8 k: G( [- r7 W9 u. X) y$ {小弟在這篇也了解不少事情XD
16#
發表於 2010-5-11 08:56:49 | 只看該作者
下极板是反型层或者是积累层!
17#
發表於 2010-5-11 08:57:32 | 只看該作者
也就是说MOS Cap 不是工作在耗尽区就是积累区!
18#
發表於 2019-1-25 09:01:34 | 只看該作者
過來看看~~~學習一下undefined

; M* S% `3 o  Z
19#
發表於 2019-2-11 17:36:05 | 只看該作者
過來看看~~~學習一下4 f9 }+ P# O1 D2 k( f
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 10:47 PM , Processed in 0.138518 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表