|
降低過孔所造成的損耗包括:在內層不使用襯墊(pad),並使用較大的抵抗襯墊(Anti-pad),以降低寄生電容效應;傳輸線佈線在外層(top/bottom layer),否則使用盲埋孔或背面鑽孔(backdrill)減少不作訊號傳輸的部分(Stub),以降低訊號反射;增加GND return via以保持傳輸線過孔換層走線時,其迴流路徑能夠連續。
# n7 X, [- q2 p) Q n U+ V$ s9 A' F2 Q( k
SMT器件焊墊的損耗FPGA Multi-Gigabit 收發器設計中最常見的元件是DC blocking 電容、高速接頭和PCI Express邊緣連接器,當差分訊號走線進入以上元件的SMT焊墊時,由於SMT焊墊的銅箔寬度會較差分訊號走線寬度大,線寬的差異造成阻抗的不同,較窄的走線寬度,其阻抗值較高,而較寬的SMT焊墊其阻抗值較低。
* ^; q8 r; _2 x
2 }" Y f. T, i! o: [3 ]為使阻抗匹配,必須想其他辦法來提高經過SMT焊墊時的阻抗,使其與走線阻抗相同。影響阻抗的因素,除線寬外還有走線層與大銅面參考層的距離、介電層介電常數和走線層銅箔厚度。一旦PCB疊構決定後,只有改變走線層與大銅面參考層的距離。1 W% y/ S! {1 X
9 }( G, |! ?: |$ S3 t) U4 t, u
友晶科技研發團隊想辦法讓走線層參考到第二近的大銅面層,彷佛增加走線層與大銅面層的介電層厚度,而使得阻抗上升,因此可以在SMT焊墊下的第一層大銅面挖掉,來增加阻抗,最後達到與走線的阻抗相匹配。
8 m: A% N* c6 m$ I2 V# {, B, j0 n# ]) g
以上多種PCB結構都能幫助實現高速串列數據傳輸,要正確實現,可透過模型的建立與模擬分析來掌控損耗對訊號完整性的影響。 |
|