10 Chipcoin
有沒人有類似這個的疑問?
. @ W1 x: V/ F% B% [ Can someone tell what are the different EDA tools that exists? ( w8 t: d' f: [7 R, u: j
4 Y& a0 `; I2 [& U. @7 S3 W 本版這些主題(投票、討論)你都看過了嗎?) c( s4 V% L: e8 y6 q, ]$ D$ ]/ E
3 v' w7 K# A" j- u+ m EDA戰雲密佈!RD戰力分析?
4 c7 s5 f$ H; A1 A 實現65 nm設計需要購買哪些DFM工具?
) u+ P+ w! u1 S; A DFT 使用工具調查 DFM 工具戰力分析
2 C4 g# m9 V' J$ ?$ k3 l9 d" ?3 x Cadence軟體工具介紹 Synopsys軟體工具簡介
! u- L* B5 @4 B' a% I i# y: M 預測2007年十大熱門EDA議題 - {; F; q, G; m
8 N' Z# X; Q9 N4 T6 g& {! h# e. }1 R
EDA Innovation through Merger and Acquisitions
/ y& P+ e" S8 _$ T# h # | H2 E7 C- F: [ h( `& [. ]
3 ^3 V3 `2 b& R* e& G/ x8 { - c0 p X( z) \+ r" C
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?6 w1 v! f4 P$ e+ V2 k* v
也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) :
, w) B+ u! {' d* L9 ?
; b1 P: Y: O2 s/ g% n4 w5 o8 a 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
) c) R L( {/ E2 F
) B6 y: J! C; S3 U7 L" ?! W 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?+ a4 x% H% T# @! `/ W1 [( Y
2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善? ; V2 t7 f, {9 Z) I9 K
3.激勵方案:也許...
7 T8 E3 J$ k: G2 H Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...
6 ^- C/ [ w) }, g9 G chip123 在沒有 APR 討論區 :
+ u% N8 P5 P0 Y1 T/ P Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
( Y( I* w7 Z7 T) E& p
9 m' m* I/ ^1 ~& B; y- ] chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
$ W/ ]. ~3 F) m# f9 D; m
0 N! B% E3 k S- a EDA 電子設計自動化 . L' A+ T' @/ x% E3 Z1 x0 Q
Ø ESL設計與模擬design & simulation
: w3 C+ H/ ]; t, G Ø RTLsimulation - ]* J' X3 X6 f; R
Ø 邏輯合成 Logic synthesis
. U+ w O4 x5 D! S8 c; y7 [" V1 c, z Ø IC 實現 (Implementation)
: j( v. d: h$ H, }3 }) @ Ø 定製佈局和佈線 Custom layout 9 T5 C. n; k% j) p; c; \3 h% l
Ø 設計規則校驗 Design Rule check 5 W% B7 A3 d* l" P$ D+ h
Ø 解析度增強 (RET) 技術
/ l8 n2 P" J& x6 V. V( Y; [4 t1 F Ø PCB 版圖工具 layout tool ( `- v- J- U+ s& O9 _4 S
Ø FPGA 整合
( z7 f- ^6 @1 J0 a0 H( A6 f6 @
& c0 ?: f7 L6 r, O) d, w EDA Tools 的次分類 ! `! p; V) [$ L! Y2 q
5 Z# w. C* s) {/ a
RF Simulator ( Xpedion ) & t& v8 P* @& e/ o" k
Transistor-Level Debug System ( Sandwork )
3 W7 J/ w5 y' |1 R Project & IP Management ( Synchronicity )
7 E) q1 S, X( w: D2 t ] HDL Simulator and Designer Series ( Mentor ) & f s! o- M0 l/ B& p' @0 e
Characterization ( Magma's Silicon Correlation Division ) * T$ D" E0 d9 o5 s9 g L
PCB Layout & Signal Integrity ( Mentor )
. L4 N, C2 n7 D. {3 S Physical Synthesis and Prototyping System ( Sierra Design )
& `% Q8 U9 C+ U) _" I Automatic Constraints Generation ( FishTail ) 4 m7 J9 H7 i9 c
Verification and Emulation ( EVE )
9 ?7 p6 q* y2 l% I+ H7 z) x7 { Power Analysis ( Sequence ) : J! r/ W/ O9 \# x0 e1 ~
Integration of OrCAD & PADS PowerPCB ( Precience ) 3 [) U9 ^1 ^6 M: K1 ~9 v0 k
Component Obsolescence & Supplier Management ( Precience )
% y( \' `5 m' E+ v! d PCB CAM ( WISE Software ) % B/ D, H6 [' q. \/ b) L) j
" T/ u8 |3 P! D" ~& r EDA環構服務 2 f) K Z2 o: q+ l9 e
http://www.nspark.org.tw/nspark/EdaServiceAction.do
3 O( a4 d4 ^7 G4 `: [" k
我來回答