|
發表於 2007-11-15 14:03:36
|
顯示全部樓層
除非商用SRAM cell再也不會soft error (cause by energized partical 放射性粒子, 也就是alpha/ beta/ gamma射線),
! D+ `" v1 Q t+ i再則一般ECC是用在user data bit上, FPGA routing用的configuration bit是沒有ECC的, 就算有, 是多久會check一次?' }& ]/ r4 @- C, e) h8 \& n- n
LUT ECC時會加耗多少功率 (一般FPGA燒錄時功耗驚人), 系統電源設計時是否需要保留該餘裕?
/ d1 u% q) a3 E% y1 N5 s! N( j- V+ T# z8 p. H. \" Y
軍用系統或Aero space航空器要符合MIL spec, 很多時候系統本身就有redundancy, 如兩套電源, 兩套系統, 隨時可8 |# d5 i3 v$ _% `& J
online hot swap, 甚至運算時都是兩套系統同時計算, 即時比較結果, 不一致馬上打回重算. 這種系統就算用了FPGA, ^( T2 R' e' r2 D
發生軟錯誤, 也可從備援1~備援n的平行系統得到正解. 更何況軍用SRAM base FPGA通常採用特殊製程的radiation-hardened 3 y' {0 H* ]/ S- W
FPGA devices, 其成本也是非一般人能承受的.4 u9 C& T& R) k2 P
5 e9 z w8 y, l至於FPGA SER (Soft Error Rate) 有多大機率, 可以看看這篇papper: "An Analytical Approach for Soft Errot Rate Estimation of SRAM-Based FPGAs"
! c4 o6 i6 P6 }8 Jhttp://klabs.org/mapld04/papers/p/p221_asadi_p.pdf |
|