設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › 電子系統層級設計方法論在單晶片設計上的應用 講議分享 ...
返回列表 發新帖
樓主: jiming
打印 上一主題 下一主題

電子系統層級設計方法論在單晶片設計上的應用 講議分享

  [複製鏈接]
1#
發表於 2009-1-12 17:09:56 | 顯示全部樓層
謝囉~
0 ?$ T, m6 B/ c+ |  r9 A最近聽了一場 Electronic System Level Design 的演講- \$ p- K1 ^2 x1 `- c$ S
內容感覺起來還不錯8 d+ k: x1 `9 J' F" ]" C
以他的講法  是可以增加系統設計速度" y4 U- e% R4 G% e. z
因為他可以邊設計邊驗證
$ f$ x0 G  d1 S) j所以想來學學看
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-3 03:46 AM , Processed in 0.097005 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表