Tensilica 發表Diamond Standard 106Micro 處理器 最小的可授權32位元核心
* U" o+ r& H1 D% s+ K6 S; A* m7 G6 O/ u! n; v! M1 W
TensilicaÒ公司今日發表採用業界標準架構、業界最小的可授權32位元處理器核心。新款Diamond Standard 106Micro核心採用130奈米G製程版本,底面積僅有0.26 mm2,90奈米G製程的版本更只有0.13 mm2 ,比ARM 7或Cortex-M3核心還要小,且達到1.22 Dhrystone MIPS/MHz的效能,性能超越ARM9E核心。低功耗Diamond Standard 106Micro 能在SoC(系統單晶片)設計中支援簡單的控制器應用,是設計人員由8位元與16位元微控制器升級至32位元處理器的理想選擇。
! B0 }; B; C9 @7 T, q. C& l" I, ~% B6 W T: [( }5 B
Tensilica公司總裁暨執行長Chris Rowen表示:「在許多SoC應用中,最小的微控制器,已能協調在晶片上執行的各種作業。元件中經常已經有一個或多個其他重量級的應用處理器,一個或更多個子系統需要低功耗、低成本、本地化的控制器。運用我們的核心可設定處理器技術,能快速開發這種具備業界最小底面積的新核心。 」
3 U- X0 N7 c( y9 G$ q
X( X6 ]1 s7 q8 jDiamond Standard 106Micro 是一款超低功耗、無快取的控制晶片。它採用一個5階管線,故能在130G製程下輕易達到250MHz的時脈速度,在採用90G製程技術時更可達到400MHz。藉由在24位元與16位元短指令之間進行無模式的切換,該款控制器能達到超越其他32/16位元架構的程式碼密度。Diamond 106Micro的底面積與效能資訊,請查閱下表所示: | 130G | 90G | 速度優化 | 空間優化 | 速度優化 | 空間優化 | 合成後底面積 (mm2) | 0.32 | 0.26 | 0.17 | 0.13 | 配置後底面積 (mm2)
+ Z* L" {+ i v& f8 F; t* D | 0.41 | 0.29 | 0.17 | 0.145 | 配置後時脈 (MHz) | 250 | 125 | 400 | 200 | 配置後功耗 (mW/MHz) | 0.12 | 0.1 | 0.05 | 0.04 | ; r4 ^; b% R2 ]% T- o p
/ j& q, G; G- m4 D5 ~Diamond 106Micro雖然比其他32位元商業化微控制器還要小、更省空間,但本身是一款功能完備的控制器。運用傳統的Harvard架構,它內建獨立的本地端、緊密耦合的指令與資料RAM記憶體,消除爭奪記憶體資源的窘境,並針對影響整體效能的程式碼以及中斷處理常式提供超高的效能。使用者可選擇128K bytes的RAM。它搭載一個運算專用的32位元重複乘法器、除錯用的追蹤埠、整合式計時器、多元化的中斷架構,支援15個雙優先權限值的中斷,以彈性且快速的模式處理中斷。 * B( R& R/ f2 f, q- ?! L. u% [
! f+ u9 T* U7 }& EDiamond 106Micro 效能媲美其他廠商所推出體積超出甚多的32位元處理器,但底面積卻縮小許多。Diamond 106Micro核心能提供媲美ARM9的效能與功能,但底面積僅有ARM 7或Cortex-M3控制器的尺寸。請參考下表: | ARM7TDMI-S | Diamond
; k& N2 @' ^+ Q( W; `) d d106Micro | ARM Cortex M3 | 面積與效能 | 最糟狀況的最高時脈 (0.13G) (Sage-X 元件庫,速度優化) | 160 MHz | 250 MHz | 135 MHz | Dhrystone MIPS | 152 | 305 | 169 | 基礎核心的面積 (0.13G) (不含匯流排介面、中斷控制器、以及計時器) | 0.24 mm2 | 0.18 mm2 | 0.23 mm2 | 功耗 | 每MHz的mW (0.13G) (Sage-X 元件庫、空間優化) | 0.10
+ g) l/ c1 t, n$ M. G$ }$ B! c" @" m7 @) j(不包括匯流排介面、中斷控制器、電路) | 0.1 | 0.12 4 A3 p+ v/ \6 Z. O2 v
(使用Metro元件庫從0.084外推估算) | 功能特色 | 管線階段 | 3 | 5 | 3 | 程式碼密度 | Mode bit 在32位元與16位元指令之間切換 | 在24位元與16位元指令之間進行無模式的切換 |
# n/ C) x" g) n, `4 Q僅支援ARM Thumb2 ISA | 記憶體架構 | 統合式指令與資料介面 | 獨立的指令與資料RAM TCM | 沒有TCMs | 中斷控制器 | 需要外部中斷控制器 | 已整合中斷控制器,能處理有2個優先權限階級的中斷 | 有可選用的中斷控制器 | 內建計時器的數量 | 0 | 1 | 1 | ARM產品的資料皆取自於ARM公開網站與產品資訊傳單,2007年6月,臺積電0.13G製程。所有速度、功耗等數據都可能因研發業者的設計工具、元件庫、以及晶圓廠等因素產生差異
) o# g- G1 D. S! A4 Y4 H" Q; e! v- K' z( v$ ^, h: o
AMBA AHB-Lite 介面已上市
. o9 z7 a0 w+ s# j" {( C所有Tensilica Diamond Series 系列核心都有原生高效能Tensilica PIF 處理器介面,適合連結任何晶片內部匯流排(像是OCP、CoreConnect) 或搭配 AMBA AHB-Lite 介面。 # B. Q$ E9 X( U! w& N( g2 `# r
) D6 x+ l% V9 C! G採用成熟的Xtensa 處理器技術" P. F' S3 X( a% W3 \# F! v! I
Tensilica全系列 Diamond Standard 處理器都是採用成熟的Xtensa可設定與可延伸的處理器架構,此架構已用來開發超過250款晶片,累積超過120家授權客戶。若顧客想運用一款Diamond Standard處理器,且想要為其應用選擇更加客制化的處理器解決方案,則可升級至Xtensa可設定處理器,並維持完全的軟體相容性。 4 J k$ l' F! l# O
' K* \( c+ @/ m( Y" c9 b/ _4 I) q
夥伴支援
. q: B9 n1 H+ i- \8 l7 Y- J全球各地的Tensilica授權設計中心 – 包括AFTek、D-Clue、eInfochips、Genesis Technology、HD Lab、IBEX、Magellan Discovery公司、Tallika、Tata Elxsi、以及Wipro 等領導廠商–能在其全套輸出式設計服務中提供Diamond Standard核心。
# i* W u# W, w, n% |/ g. {
3 Z2 Z" _' s/ I: \1 D: m; ?Tensilica 針對其Diamond Standard系列處理器核心提供一個成熟的基礎架構。這個基礎架構包括Tensilica的軟體開發工具以及:
1 d2 H- y. @) L" f4 T·Express Logic針對Diamond 106Micro提供ThreadX RTOS支援方案。Diamond Standard處理器的其他成員,已獲得ThreadX、Nucleus、uC/OS-II、開放原始碼Linux、以及micro-iTron的支援。
+ o0 K! o4 B+ J4 t5 Z·Optional FPGA 位元流與機板支援套件,支援 Avnet Xilinx LX60 與LX200 展示機板; v4 S# ^, V& |( r- t; }7 }( x
·EVE、ProDesign、S2C、Sophia Systems、Synplicity、以及Yokogawa Digital Computer提供SoC模擬支援方案。 j4 z4 ?: [0 l4 {- a/ O1 n
·Bytetools、FS2、Macraigor Systems、以及Sophia Systems提供JTAG偵測支援方案: Y- h# n4 E ^, W Y, {5 x
·ARM (Artisan) 與Virage Logic提供元件庫與記憶體 ) o W& {5 ~' E! F3 k$ L3 p
·支援Cadence、CoWare、Magma 、以及Synopsys的各種熱門EDA工具 / P9 V, Z0 {4 K% X" k. C5 m0 Y
·CoWare推出支援CoWare平台架構的Diamond 106Micro模型
: H) K3 w' q8 `# H, {0 u# o" z+ [1 F0 L( D% {$ j& `+ g2 m
供應時程, ~7 z/ j5 c6 B/ F& z, p
Diamond Standard 106Micro 現已透過Tensilica和夥伴廠商開始供應1 X/ o+ s$ t+ v; p/ Q5 A
3 i* z* q/ v' Y7 T) | v- p
[ 本帖最後由 heavy91 於 2007-12-4 11:54 AM 編輯 ] |