設為首頁收藏本站

開啟輔助訪問切換到窄版

1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › SOC/IP發展討論區 › 消除SoC設計中龐大的clock tree

發新帖

查看: 10592|回復: 2

上一主題

下一主題

消除SoC設計中龐大的clock tree

1^#

發表於 2008-9-7 01:38:24 | 顯示全部樓層

感謝大大的分享，在IC設計上，Clock Tree真的造成複雜SOC晶片同步機制的實作障礙，只是GALS設計，不知是否整合於任一EDA工具？

回復支持反對

使用道具舉報

發新帖

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-19 04:19 PM , Processed in 0.106013 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表