charge pump PLL中三階LPF電阻電容布局的問題

liangshangquan

各位好：

+ x: \" _) L9 A2 @現在我要畫PLL的版圖，其中三階LPF中的電阻和電容，大小值已經確定，但是如何布局我不是很清楚。
& f: w; e% S# }3 k+ ?' v! i3 h9 D
特別是兩個電阻，一個是產生零點的，一個是高階電阻，會給電路帶來高頻雜訊。我該如何floorplan呢？

我準備采用poly電阻，并且放在N阱里。但是這兩個電阻是放在一起呢，還是分別畫呢。還需要分別畫guarding ring嗎？

" s# G8 E# W# X, Z靜等答復，謝謝各位。

) E; C% E& c* R$ [! r[ 本帖最後由 liangshangquan 於 2007-12-6 02:53 PM 編輯 ]

liangshangquan

yes。我們的采用的兩層poly的工藝，所以選取了ploy，它具有較大的square值，是45歐姆/方塊。選擇diff到也是個不錯的選擇。謝謝樓上兩位的建議。
  y; K& g  D+ ~& N- D9 G6 E9 g& l/ u
( {0 K% r+ b6 m還有個問題想請教下，就是對VCO輸出整形的考慮。
原來芯片就是一個差分變單端的簡單比較器＋一級buffer，我在想能不能將這個比較器設計的更好些以提高其整形的效果呢？
還有就是buffer的作用，其輸出信號是輸入到divider中的，我是不是應該根據下級電路的驅動能力來設計這個buffer呢？
buffer的尺寸和級數對整形和帶載能力有什么特別的要求沒有？
5 |* ]( F  V/ ]6 v
8 x: D7 {- Y5 e; f8 s9 Z