設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › PLL Jitter 量測
返回列表 發新帖
查看: 3572|回復: 1
打印 上一主題 下一主題

[問題求助] PLL Jitter 量測

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-12-14 21:53:47 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
請問要怎麼量clock jitter 比較正確  ?: e2 d: G! o7 C- {
現在是用tek的儀器在量 不過感覺jitter
- X  h  C7 f* S2 W跟你匡的box高度 寬度很有關係 還有trig level- U( C- j6 D/ M$ Q4 O( T1 |8 x  n
也有關
/ V" i7 z  i7 _" j% [4 c# n不知道 有沒有有經驗的版友
" q$ t, X! g8 K( D- z' n可以告知如何正確的量clock jitter 感激不盡阿
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2015-5-11 16:27:31 | 只看該作者
可惜了，台湾的大学只在台湾分享
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-4-19 07:33 PM , Processed in 0.106006 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表